[发明专利]一种高压器件的制作方法及MOS管器件在审
| 申请号： | 201811126707.1 | 申请日： | 2018-09-26 |
| 公开（公告）号： | CN109300987A | 公开（公告）日： | 2019-02-01 |
| 发明（设计）人： | 赵东光;占琼 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/06;H01L29/423 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种高压器件的制作方法及MOS管器件，提供一衬底，衬底包括高压器件区域与低压器件区域，于衬底上形成覆盖高压器件区域与低压器件区域的氮化层；包括步骤S1、于氮化层上开设暴露高压器件区域的工艺窗口，以氮化层为掩膜，形成覆盖高压器件区域的栅极氧化层，并使栅极氧化层位于低压器件区域的衬底表面以下，且具有第一预设厚度；步骤S2、去除位于低压器件区域的衬底表面以上的栅极氧化层；步骤S3、去除氮化层，然后进行后续工艺。有益效果：通过去除位于低压期间区域的衬底表面以上的栅极氧化层，以使得高压器件区域与低压器件区域的栅极氧化层的厚度落差减小，提高晶圆光刻的自由度，扩大后续蚀刻层次，比如多晶硅层刻蚀的工艺窗口。 | ||
| 搜索关键词： | 低压器件区域 高压器件区域 栅极氧化层 氮化层 衬底表面 衬底 去除 高压器件 工艺窗口 蚀刻 多晶硅层 厚度落差 后续工艺 覆盖 减小 刻蚀 掩膜 预设 制作 暴露 | ||
【主权项】：
1.一种高压器件的制作方法，其特征在于，包括：提供一衬底，所述衬底包括一高压器件区域与一低压器件区域，于所述衬底上形成覆盖所述高压器件区域与所述低压器件区域的氮化层；所述高压器件的制作方法具体包括：步骤S1、于所述氮化层上开设一暴露所述高压器件区域的工艺窗口，以所述氮化层为掩膜，形成一覆盖所述高压器件区域的栅极氧化层，并使所述栅极氧化层位于所述低压器件区域的所述衬底表面以下，且具有第一预设厚度；步骤S2、去除位于所述低压器件区域的所述衬底表面以上的所述栅极氧化层；步骤S3、去除所述氮化层，然后进行后续工艺。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811126707.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种防栅极漏电流的MOS-HEMT
- 下一篇：一种LDMOS及其制造方法
- 同类专利
- 专利分类
