[发明专利]3D存储器件的制造方法及3D存储器件有效
申请号: | 201811201049.8 | 申请日: | 2018-10-16 |
公开(公告)号: | CN109449162B | 公开(公告)日: | 2021-02-12 |
发明(设计)人: | 张若芳;王恩博;杨号号;杨永刚;宋冬门 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/1157 | 分类号: | H01L27/1157;H01L27/11582 |
代理公司: | 北京成创同维知识产权代理有限公司 11449 | 代理人: | 范芳茗;李向英 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请公开了一种3D存储器件的制造方法及3D存储器件。3D存储器件的制造方法包括:在衬底上方形成栅叠层结构;形成贯穿所述栅叠层结构的多个沟道柱,在所述多个沟道柱底部包括外延层,延伸至所述衬底;在所述多个沟道柱侧壁形成ONOPO结构;以及去除位于所述外延层上方的所述ONOPO结构,以暴露所述外延层的至少部分上表面,其中,去除位于所述外延层上方的所述ONOPO结构的步骤是分步进行的。该3D存储器件的制造方法采用分步骤蚀刻ONOPO结构的方法,可以方便地控制沟道柱底部的外延层表面的凹陷区的蚀刻深度,降低了控制蚀刻深度的工艺难度,避免因为底蚀刻或过蚀刻而出现电路断路的问题,从而提高3D存储器件的良率和可靠性。 | ||
搜索关键词: | 存储 器件 制造 方法 | ||
【主权项】:
1.一种3D存储器件的制造方法,其特征在于,包括:在衬底上方形成栅叠层结构,所述栅叠层结构包括交替堆叠的多个栅极导体层和多个层间绝缘层;形成贯穿所述栅叠层结构的多个沟道柱,在所述多个沟道柱底部包括外延层,所述外延层延伸至所述衬底;在所述多个沟道柱侧壁依次形成阻挡介质层、电荷存储层、隧穿介质层、多晶硅层和绝缘层;以及去除位于所述外延层上方的所述阻挡介质层、电荷存储层、隧穿介质层、多晶硅层和绝缘层,以暴露所述外延层的至少部分上表面,其中,去除位于所述外延层上方的所述阻挡介质层、电荷存储层、隧穿介质层、多晶硅层和绝缘层的步骤是分步进行的。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811201049.8/,转载请声明来源钻瓜专利网。
- 上一篇:3D存储器件的制造方法
- 下一篇:阵列基板和柔性显示装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的