[发明专利]三维存储器的沟道孔的形成方法有效
| 申请号： | 201811299999.9 | 申请日： | 2018-11-02 |
| 公开（公告）号： | CN109545790B | 公开（公告）日： | 2021-08-31 |
| 发明（设计）人： | 李飞;向银松;王猛;任连娟 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L27/11524 | 分类号： | H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582 |
| 代理公司： | 上海盈盛知识产权代理事务所(普通合伙) 31294 | 代理人： | 董琳 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种三维存储器的沟道孔的形成方法，包括：提供衬底，所述衬底表面形成有堆叠结构；在所述堆叠结构上形成掩膜层；刻蚀所述掩膜层至所述堆叠结构表面，在所述掩膜层内形成具有第一关键尺寸的第一图形；形成至少覆盖所述刻蚀图形侧壁表面的保护层，使得所述第一图形尺寸缩小，形成具有第二关键尺寸的第二图形；以所述掩模层及保护层作为掩膜，刻蚀所述堆叠结构至衬底，形成沟道孔。上述方法能够有效控制沟道孔的尺寸，且降低沟道孔的形成难度。 | ||
| 搜索关键词： | 三维 存储器 沟道 形成 方法 | ||
【主权项】：
1.一种三维存储器的沟道孔的形成方法，其特征在于，包括：提供衬底，所述衬底表面形成有堆叠结构；在所述堆叠结构上形成掩膜层；刻蚀所述掩膜层至所述堆叠结构表面，在所述掩膜层内形成具有第一关键尺寸的第一图形；形成至少覆盖所述刻蚀图形侧壁表面的保护层，形成具有第二关键尺寸的第二图形，所述第二关键尺寸小于所述第一关键尺寸；以所述掩模层及保护层作为掩膜，刻蚀所述堆叠结构至衬底，形成沟道孔。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811299999.9/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及其制造方法
- 下一篇：三维存储器及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
