[发明专利]降低非易失性存储器单元中的编程干扰的方法

摘要

本申请涉及降低非易失性存储器单元中的编程干扰的方法。提供了一种非易失性存储器和多种对其操作以降低干扰的方法。在一个实施方式中，该方法包括将第一正的高压耦合到存储器单元的阵列的第一行中的第一全局字线，并且将第二负的高压(V负)耦合到阵列的第一列中的第一位线以将偏压施加到所选择的存储器单元中的非易失性存储器晶体管来对所选择的存储器单元编程。具有小于V负的幅值的容限电压耦合到阵列的第二行中的第二全局字线，并且抑制电压耦合到阵列的第二列中的第二位线以降低施加到未被选择的存储器单元中的非易失性存储器晶体管的偏压来降低由于编程引起的在未被选择的存储器单元中编程的数据的编程干扰。

主权项

1.一种电路，包括：存储器阵列，所述存储器阵列包括多个存储器单元，其排列在行和列中，每个存储器单元包括至少一个非易失性存储器NVM晶体管，其中相同行中存储器单元的NVM晶体管的栅极耦合到并共享一个全局字线；以及可编程控制电路，其耦合到所述存储器阵列，其中所述可编程控制电路包括电压控制电路，所述电压控制电路被配置为向所述存储器阵列的第一行中的第一全局字线提供第一电压，并向所述存储器阵列的第一列中的存储器单元的源极‑漏极路径提供第二电压，以将第一偏压施加到选择的存储器单元中的NVM晶体管，来对所选择的存储器单元进行编程；并且向所述存储器阵列的第二列中的存储器单元的源极‑漏极路径提供第三电压。