[发明专利]高性能MOSFET在审
| 申请号： | 201811318133.8 | 申请日： | 2018-11-07 |
| 公开（公告）号： | CN110718588A | 公开（公告）日： | 2020-01-21 |
| 发明（设计）人： | 大藤彻;蔡庆威;黄俊嘉;程冠伦;徐继兴 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/423;H01L29/10 |
| 代理公司： | 11409 北京德恒律治知识产权代理有限公司 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明描述了一种用于形成具有可调整性能的全环栅纳米片FET的方法。该方法包括在衬底上设置具有不同宽度的第一垂直结构和第二垂直结构，其中，第一垂直结构和第二垂直结构的顶部包括具有交替的第一纳米片层和第二纳米片层的多层纳米片堆叠件。该方法还包括在第一垂直结构和第二垂直结构的顶部上方设置牺牲栅极结构；在第一垂直结构和第二垂直结构上方沉积隔离层，从而使得隔离层围绕牺牲栅极结构的侧壁；蚀刻牺牲栅极结构以从第一垂直结构和第二垂直结构暴露每个多层纳米片堆叠件；从每个暴露的多层纳米片堆叠件去除第二纳米片层以形成悬置的第一纳米片层；形成金属栅极结构以围绕悬置的第一纳米片层。本发明实施例涉及高性能MOSFET。 | ||
| 搜索关键词： | 垂直结构 纳米片层 纳米片 牺牲栅极结构 堆叠件 多层 悬置 蚀刻 金属栅极结构 沉积隔离层 隔离层 交替的 可调整 暴露 侧壁 衬底 去除 全环 | ||
【主权项】：
1.一种半导体结构，包括：/n鳍，位于衬底上方；/n垂直结构，位于所述衬底上方，其中，所述垂直结构包括：/n第一部分，具有交替的第一纳米片层和第二纳米片层；和/n第二部分，具有所述第二纳米片层，其中，来自所述第一部分的所述第二纳米片层延伸穿过所述第二部分；以及/n栅极结构，位于所述鳍的部分上方和所述垂直结构的所述第二部分的上方，其中，所述栅极结构围绕所述垂直结构的所述第二部分的所述第二纳米片层以及所述鳍的顶部和侧面部分。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811318133.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及制作方法
- 下一篇：具有半导体器件的电子电路的异质结构
- 同类专利
- 专利分类
