[发明专利]一种用于集成电路老化可靠性的筛选方法及片上测量系统

摘要

本发明公开一种用于集成电路老化可靠性的筛选方法及片上测量系统，该系统由可配置环形振荡器、边沿检测电路及测试与控制模块组成；可配置环形振荡器中的返回路径用于校准为一个时钟周期，可配置环形振荡器器中的匹配路径用于配置缓冲器路径的时延与关键路径时延相同，边沿检测电路用于匹配路径的校准过程，测试与控制模块用于控制整个测量系统的工作模式。本发明的测量系统可以在不同供电电压下对关键路径时延进行精确测量；可以对集成电路关键路径的老化速度进行预测。该老化可靠性筛选方法可以实现对集成电路进行快速老化可靠性筛选。此外，所设计的片上测量系统能够在电路正常运行时对关键路径进行时延测量，可以实时监测集成电路的老化程度。

主权项

1.一种用于集成电路老化可靠性筛选的片上测量系统，其特征在于：该片上测量系统由可配置环形振荡器、边沿检测电路以及测试与控制模块三部分组成；其中，可配置环形振荡器由两个发射触发器、捕获触发器、匹配路径和返回路径组成；匹配路径和返回路径均由特定阶数一般时延阵列和差分时延阵列组成，一般时延阵列的调整精度为一个缓冲器时延，差分时延阵列的调整精度为不同规格缓冲器的时延差值；通过调整匹配路径控制向量的值使匹配路径的时延与待测关键路径的时延相同；同理，返回路径的时延则被校准为一个时钟周期；在完成返回路径与匹配路径的校准后，二者首尾相连形成环形振荡器并输出震荡信号，利用震荡信号的振荡周期减去一个时钟周期即为待测关键路径时延；边沿检测电路；边沿检测电路用于检测匹配路径与待测关键路径的信号是否同时到达，每条待测关键路径的边沿检测电路由二输入与门、二输入或门以及下降沿驱动触发器构成；当匹配电路的上升沿与关键路径的下降沿，或者匹配路径的下降沿与关键路径的上升沿同时到达边沿检测电路中的与门或者或门时，与门或者或门生成脉冲信号，该脉冲信号使得下降沿驱动触发器输出高电平，指示该关键路径匹配过程完成；测试与控制模块，通过调整匹配路径和返回路径控制向量的值完成匹配路径与返回路径的校准过程，并对可配置环形振荡器的振荡周期进行计算。