[发明专利]一种基于AXI协议的多层次低延迟互连结构有效
| 申请号： | 201811347593.3 | 申请日： | 2018-11-13 |
| 公开（公告）号： | CN109634900B | 公开（公告）日： | 2020-12-08 |
| 发明（设计）人： | 侯国伟;于立新;彭和平;庄伟;杨雪;陈雷 | 申请（专利权）人： | 北京时代民芯科技有限公司;北京微电子技术研究所 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 中国航天科技专利中心 11009 | 代理人： | 徐辉 |
| 地址： | 100076 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于AXI协议的多层次低延迟互连结构，包括高吞吐低延迟片上总线互连单元和核间总线互连单元，包含了AMBA多层次互连结构、AMBA从设备接口、AMBA主设备接口、AXI2AHB桥、AXI2AXI桥、AHB2APB桥以及AHBLite2AXI桥等多个转换桥。其中片上总线是负责内核与系统外设及高性能加速单元之间通信的多层次、低延迟总线互连单元；核间总线是处理多核之间互连通信的高吞吐、低延迟总线互连单元。本发明通过超时管理机制、加入虚拟多通道复用设计等技术，利用多层次总线互连结构，有效的提高了数据传输吞吐率，降低了传输延迟，同时兼顾了可靠性等性能。 | ||
| 搜索关键词： | 一种 基于 axi 协议 多层次 延迟 互连 结构 | ||
【主权项】：
1.一种基于AXI协议的多层次低延迟互连结构，其特征在于：核间总线互连单元和片上总线互连单元，核间总线互连单元用于多个处理器核之间的数据通讯；片上总线互连单元用于多个外部设备之间以及处理器核与外部设备之间的数据通讯。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京时代民芯科技有限公司;北京微电子技术研究所，未经北京时代民芯科技有限公司;北京微电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811347593.3/，转载请声明来源钻瓜专利网。
