[发明专利]半导体存储装置及存储器系统

摘要

实施方式提供一种能够提高可靠性的半导体存储装置及存储器系统。实施方式的半导体存储装置包含：第1存储器单元(SU0)，包含第1～第3存储单元(MT)；第2存储器单元(SU1)，包含第4～第6存储单元(MT)；及第3存储器单元(SU2)，包含第7～第9存储单元(MT)。当对连接于第1字线的第1、第4及第7存储单元中的任一个执行第2写入动作时，最初选择第1存储单元，当对连接于第2字线的第2、第5及第8存储单元中的任一个执行第2写入动作时，最初选择第5存储单元，当对连接于第3字线的第3、第6及第9存储单元中的任一个执行第2写入动作时，最初选择第9存储单元。

主权项

1.一种半导体存储装置，具备：第1存储器单元，包含具有第1至第3存储单元及第1选择晶体管的第1存储器串；第2存储器单元，包含具有第4至第6存储单元及第2选择晶体管的第2存储器串；第3存储器单元，包含具有第7至第9存储单元及第3选择晶体管的第3存储器串；第1字线，连接于所述第1、第4及第7存储单元的栅极；第2字线，连接于所述第2、第5及第8存储单元的栅极；第3字线，连接于所述第3、第6及第9存储单元的栅极；第1至第3选择栅极线，分别连接于所述第1至第3选择晶体管；及行解码器，连接于所述第1至第3字线及所述第1至第3选择栅极线；且所述第1至第9存储单元能够分别保存多个比特的数据，所述多个比特的数据的写入动作包含第1写入动作及第2写入动作，在所述写入动作中，当对连接于所述第1字线的所述第1、第4及第7存储单元中的任一个执行所述第2写入动作时，最初选择所述第1存储单元，当对连接于所述第2字线的所述第2、第5及第8存储单元中的任一个执行所述第2写入动作时，最初选择所述第5存储单元，当对连接于所述第3字线的所述第3、第6及第9存储单元中的任一个执行所述第2写入动作时，最初选择所述第9存储单元。