[发明专利]具有DRRZ校正功能的双倍时间交织电流舵型DAC有效
| 申请号： | 201811415024.8 | 申请日： | 2018-11-23 |
| 公开（公告）号： | CN109639276B | 公开（公告）日： | 2022-12-02 |
| 发明（设计）人： | 邹志革;谭和苗;雷鑑铭;邹雪城;童乔凌;俞阳刚 | 申请（专利权）人： | 华中科技大学 |
| 主分类号： | H03M1/10 | 分类号： | H03M1/10;H03M1/74 |
| 代理公司： | 华中科技大学专利中心 42201 | 代理人： | 李智 |
| 地址： | 430074 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于数模转换领域，公开了一种具有DRRZ校正功能的双倍时间交织电流舵型DAC；利用时钟信号控制两路DAC交替工作于DDRZ校正模式和数据输出模式。在前半个时钟周期，第一路DAC进行随机动态归零并校正高位电流源单元，通过DAC输出控制逻辑模块连接到虚拟端，同时，第二路DAC进行数模转换，输出与输入码对应的模拟信号，通过DAC输出控制逻辑模块连接到输出端；在后半个时钟周期，第一路DAC与第二路DAC的功能互换。本发明通过DRRZ校正使开关转换的瞬态非线性随机化，提高了电流舵型DAC在高频下的无杂散动态范围，并改善了电流源之间的匹配误差。 | ||
| 搜索关键词： | 具有 drrz 校正 功能 双倍 时间 交织 电流 dac | ||
【主权项】：
1.一种具有DRRZ校正功能的双倍时间交织电流舵型DAC，其特征在于，包括：第一路DAC、第二路DAC和DAC输出控制逻辑模块；所述第一路DAC的输入端及第二路DAC的输入端用于与DAC输入码相连，所述第一路DAC的输出端及第二路DAC的输出端用于与所述DAC输出控制逻辑模块的输入端相连，所述DAC输出控制逻辑模块的输出端及虚拟端均与负载模块相连；所述DAC输出控制逻辑模块包括输出端和虚拟端，将处于数据输出模式的DAC连接到输出端，使该路DAC的模拟信号输出到输出端；并将处于校正DDRZ模式的DAC连接到虚拟端，使该路DAC的随机归零信号输出到虚拟端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华中科技大学，未经华中科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811415024.8/，转载请声明来源钻瓜专利网。
