[发明专利]制造半导体器件的方法在审
| 申请号： | 201811416261.6 | 申请日： | 2018-11-26 |
| 公开（公告）号： | CN109841572A | 公开（公告）日： | 2019-06-04 |
| 发明（设计）人： | 崔庆寅;韩尚勋;金善政;金泰坤;宋炫彻 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L27/088 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 赵南;张帆 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种制造半导体器件的方法，所述方法包括：在衬底上形成伪栅极结构；在所述伪栅极结构的侧壁上形成间隔件；形成初步第一层间绝缘图案以填充相邻间隔件之间的间隙；通过第一蚀刻工艺蚀刻所述初步第一层间绝缘图案的上部，以形成初步第二层间绝缘图案；通过离子注入工艺在所述伪栅极结构、所述间隔件和所述初步第二层间绝缘图案上注入离子；通过第二蚀刻工艺蚀刻所述初步第二层间绝缘图案的上部，以形成具有平坦上表面的层间绝缘图案；以及在所述层间绝缘图案上形成覆盖图案以填充所述间隔件之间的间隙。 | ||
| 搜索关键词： | 层间绝缘图案 伪栅极结构 间隔件 蚀刻 半导体器件 绝缘图案 蚀刻工艺 第一层 填充 离子注入工艺 平坦上表面 相邻间隔 注入离子 侧壁 衬底 制造 图案 覆盖 | ||
【主权项】：
1.一种制造半导体器件的方法，所述方法包括：在衬底上形成伪栅极结构；在所述伪栅极结构的侧壁上形成间隔件；形成初步第一层间绝缘图案以填充相邻间隔件之间的间隙；通过第一蚀刻工艺蚀刻所述初步第一层间绝缘图案的上部，以形成初步第二层间绝缘图案；通过离子注入工艺在所述伪栅极结构、所述间隔件和所述初步第二层间绝缘图案上注入离子；通过第二蚀刻工艺蚀刻所述初步第二层间绝缘图案的上部，以形成具有平坦上表面的层间绝缘图案；以及在所述层间绝缘图案上形成覆盖图案以填充所述间隔件之间的间隙。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811416261.6/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构的制造方法
- 下一篇：半导体器件的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
