[发明专利]具有适应性时移的延时缓冲电路

摘要

本公开的实施例涉及具有适应性时移的延时缓冲电路。数据字响应于主时钟信号的边沿而被并行地接收，并且响应于选择信号而被选择以用于串行输出。对于串行输出的数据字的所检测的时间偏移，选择信号和主时钟信号的生成被控制，以通过移位主时钟信号的边沿的定时和调整在主时钟信号的一个周期内生成的用于选择信号的值的序列来校正时间偏移。对于后向时间偏移，值的序列中的至少一个计数值被跳过，并且主时钟信号的边沿在时间上更早出现。对于前向时间偏移，值的序列中的至少一个计数值被保持，并且主时钟信号的边沿在时间上更晚出现。

主权项

1.一种电路，包括：复用器，具有被配置成并行地接收数据字的多个输入，并且具有被配置成响应于选择信号而串行地输出所接收的所述数据字中的选择的数据字的输出；先进先出(FIFO)电路，被配置成响应于主时钟信号的边沿而并行地供应所述数据字；以及定时控制电路，被配置成响应于时间移位信号和系统时钟信号而生成所述选择信号和所述主时钟信号，其中所述定时控制电路通过修改所述主时钟信号的占空比和控制用于所述选择信号的值的序列，来对所述时间移位信号的断言进行响应。