[发明专利]检测集成电路的衬底经由其背面的可能减薄的方法、以及相关联的器件

摘要

半导体衬底包括掩埋半导体层和半导体阱。一种用于检测半导体衬底经由其背面的可能减薄的器件被形成在半导体阱上和半导体阱中。该器件是包括输入端子和输出端子的非反相缓冲器，该器件在供应端子与参考端子之间被供电，其中掩埋半导体层提供供应端子。控制电路向输入端子递送处于第一状态的输入信号，并且如果响应于输入信号处于与第一状态不同的第二状态，信号在输出端子处被生成，则输出指示检测到衬底的减薄的控制信号。

主权项

1.一种用于检测集成电路的半导体衬底经由其背面的可能减薄的方法，所述集成电路被制造在掩埋半导体层之上并且包括被配置为接收供应电压的供应端子和被配置为接收参考电压的参考端子，其中所述集成电路包括由第一MOS晶体管和第二MOS晶体管形成的具有输入端子和输出端子的非反相缓冲器，所述第一MOS晶体管和所述第二MOS晶体管是互补的并且串联耦合在所述供应端子与所述参考端子之间，其中所述掩埋半导体层包括所述供应端子，所述方法包括：将处于第一状态的输入信号施加到所述非反相缓冲器的所述输入端子；在处于所述第一状态的所述输入信号存在并且所述衬底的减薄不存在的情况下，将所述非反相缓冲器变换到第一配置，在所述第一配置中，所述第一晶体管被配置为在所述输出端子处递送处于所述第一状态的信号，并且在所述第一配置中，所述第二晶体管被关断；以及如果由所述输出端子递送的所述信号处于与所述第一状态不同的状态，则生成指示所述衬底的减薄已经发生的第一控制信号。