[发明专利]一种SDI高画质同步去隔行系统及方法

摘要

本发明涉及一种SDI高画质同步去隔行系统及方法，将MCU控制模块通过同步时钟总线连接第一FPGA模块，从而为第一FPGA模块提供同步时钟，实现多路视频信号的同步；同时，第一FPGA模块开辟了隔行信号存储区和逐行信号存储区，以实现隔行信号到逐行信号的转换，完成去隔行操作。能够实现多个SDI输入信号之间的同步以及去隔行，保证后端输出视频画面的质量。

主权项

1.一种SDI高画质同步去隔行系统，其特征在于：包括均衡及解串模块、第一FPGA模块、第二FPGA模块、MCU控制模块、时钟IC、同步时钟总线和背板传输模块，所述均衡及解串模块采用IT6604芯片实现，其输入端连接SDI输入接口，输出端则连接第一FPGA模块的信号输入端，所述第一FPGA模块的时钟输入端则通过同步时钟总线连接MCU控制模块，输出端则连接第二FPGA模块的信号输入端；所述第二FPGA模块的时钟输入端通过同步时钟总线连接MCU控制模块以及背板传输模块，输出端则连接TMDS高速信号驱动模块；所述TDMS高速信号驱动模块采用SIL9134芯片实现，其输入端连接第二FPGA模块，输出端则连接背板传输模块；所述第一FPGA模块开辟有隔行信号存储区和逐行信号存储区，所述隔行信号存储区包括隔行Y信号存储区、隔行UV信号存储区；逐行信号存储区包括逐行Y信号存储区、逐行UV信号存储区；隔行Y信号存储区用于存储偶数行的Y信号和奇数行的Y信号，该偶数行的Y信号和奇数行的Y信号按分开存储的方式存储在隔行Y信号存储区；所述隔行UV信号存储区中存储了偶数行的UV信号和奇数行的UV信号，该偶数行的UV信号和奇数行的UV信号按分开存储的方式存储在隔行UV信号存储区；所述逐行Y信号存储区中存储了逐行排列的Y信号；所述逐行UV信号存储区中存储了逐行排列的UV信号。