[发明专利]可编程流水线接口电路在审

专利信息
申请号: 201811504036.8 申请日: 2018-12-10
公开(公告)号: CN109905116A 公开(公告)日: 2019-06-18
发明(设计)人: I·K·噶奴索夫;布莱恩·C·贾德;H·弗赖塞 申请(专利权)人: 赛灵思公司
主分类号: H03K19/003 分类号: H03K19/003;H03K19/0175;H03K19/20
代理公司: 北京市君合律师事务所 11517 代理人: 毛健;杜小锋
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请公开的电路结构包括逻辑电路、多个双稳态电路以及耦合到双稳态电路的控制电路。每个双稳态电路具有数据输入、时钟输入和耦合到所述逻辑电路的输出。所述控制电路被编程以选择性地将双稳态电路的输出或者所述多个双稳态电路的数据输入处信号连接到所述逻辑电路的输入。所述控制电路从所述时钟信号产生一个或多个延迟时钟信号,并选择性地将所述一个或多个延迟时钟信号中的一个或没有延迟的时钟信号提供给所述第一多个双稳态电路的每个双稳态电路的时钟输入。
搜索关键词: 双稳态电路 控制电路 延迟时钟信号 时钟输入 耦合到 时钟信号产生 时钟信号提供 电路结构 接口电路 信号连接 输出 可编程 流水线 编程 延迟 申请
【主权项】:
1.一种电路结构,其特征在于,所述电路结构包括:逻辑电路;第一多个双稳态电路,所述第一多个双稳态电路的每个双稳态电路具有数据输入、时钟输入以及耦合到所述逻辑电路的输出;控制电路,所述控制电路耦合到所述第一多个双稳态电路,其中所述控制电路被编程以:接收输入时钟信号;选择性地将所述第一多个双稳态电路的输出或所述第一多个双稳态电路的数据输入处的信号连接到所述逻辑电路的输入,从所述输入时钟信号产生一个或多个延迟时钟信号,以及选择性地将所述一个或多个延迟时钟信号中的一个延迟时钟信号或者没有延迟的所述输入时钟信号提供到所述第一多个双稳态电路的每个双稳态电路的时钟输入。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赛灵思公司,未经赛灵思公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811504036.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top