[发明专利]锁定指示电路及其构成的锁相环

摘要

本发明公开了一种锁定指示电路,包括第一时钟和第二时钟经过波形调整单元后被分别调整为预设占空比的第三时钟和第四时钟，第三时钟分别输入边沿鉴频器、判断电路和计数器，第四时钟分别输入边沿鉴频器和判断电路，边沿鉴频器根据预设规则采集输入时钟信号，边沿鉴频器B的输出信号输入判断电路，判断电路根据第三时钟、第四时钟、边沿鉴频器的输出信号和计数器反馈信号控制计数器，判断电路采集计数器输出信号作为计数器反馈信号，所述计数器输出端作为该锁定指示电路输出端。本发明能基于频率来判断锁相环是否处于锁定状态，相对现有技术能降低误码率，能避免误报，无论是同频不同相或者同频同相时钟，都能稳定的被检测并正确的指示是否锁定。

主权项

1.一种锁定指示电路,用于锁相环(PLL)，其特征在于，包括：波形调整单元(A)、边沿鉴频器(B)、计数器(C)和判断电路(D)：所述第一时钟(CLKREF)和第二时钟(CLKFBK)经过波形调整单元(A)后被分别调整为预设占空比的第三时钟(CLK1)和第四时钟(CLK2)，所述第三时钟(CLK1)分别输入边沿鉴频器(B)、判断电路(D)和计数器(C)，所述第四时钟(CLK2)分别输入边沿鉴频器(B)和判断电路(D)，所述边沿鉴频器(B)根据预设规则采集输入时钟信号，所述边沿鉴频器(B)的输出信号输入判断电路(D)，所述判断电路(D)根据第三时钟(CLK1)、第四时钟(CLK2)、边沿鉴频器(B)的输出信号和计数器(C)反馈信号控制计数器(C)，判断电路(D)采集计数器(C)输出信号作为计数器(C)反馈信号，所述计数器(C)输出端作为该锁定指示电路输出端。