[发明专利]输入/输出电路和具有该输入/输出电路的存储器装置有效
| 申请号： | 201811524722.1 | 申请日： | 2018-12-13 |
| 公开（公告）号： | CN110277112B | 公开（公告）日： | 2023-04-28 |
| 发明（设计）人： | 金东铉;权大汉;孙琯琇;姜舜求;辛政玄;李斗馥;郑尧韩;崔恩志;黄泰镇 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;G11C7/22 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 刘久亮;黄纶伟 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 输入/输出电路和具有该输入/输出电路的存储器装置。一种输入/输出电路包括：数据缓冲器组，其被配置为缓冲经由数据线接收的数据；数据选通缓冲器，其被配置为缓冲数据选通信号，以输出经缓冲的数据选通时钟；数字控制延迟线，其被配置为通过根据延迟代码控制经缓冲的数据的偏斜而输出延迟数据；数据选通时钟输出电路，其被配置为响应于经缓冲的数据选通时钟而生成延迟数据选通时钟；采样器，其被配置为根据延迟数据选通时钟而对延迟数据进行采样，以输出经采样的数据；以及去偏斜电路，其被配置为根据经采样的数据而更新延迟代码。 | ||
| 搜索关键词： | 输入 输出 电路 具有 存储器 装置 | ||
【主权项】：
1.一种输入/输出电路，所述输入/输出电路包括：数据缓冲器组，所述数据缓冲器组被配置为缓冲通过数据线接收的数据；数据选通缓冲器，所述数据选通缓冲器被配置为对数据选通信号进行缓冲，以输出经缓冲的数据选通时钟；数字控制延迟线，所述数字控制延迟线被配置为通过根据延迟代码控制经缓冲的数据的偏斜来输出延迟数据；数据选通时钟输出电路，所述数据选通时钟输出电路被配置为响应于所述经缓冲的数据选通时钟而生成延迟数据选通时钟；采样器，所述采样器被配置为根据所述延迟数据选通时钟而对所述延迟数据进行采样，以输出经采样的数据；以及去偏斜电路，所述去偏斜电路被配置为根据所述经采样的数据而更新所述延迟代码。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811524722.1/，转载请声明来源钻瓜专利网。
- 上一篇：感测放大器和使用感测放大器的半导体存储装置
- 下一篇：半导体存储装置
