[发明专利]非易失性存储器件及其操作方法和存储系统在审
| 申请号： | 201811548865.6 | 申请日： | 2018-12-18 |
| 公开（公告）号： | CN110047543A | 公开（公告）日： | 2019-07-23 |
| 发明（设计）人： | 金泽寿;朴赞益;申岘升;蒋尚焕 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C16/10;G11C16/34;G11C29/42 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 赵南;张帆 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种非易失性存储器件及其操作方法和存储系统。所述非易失性存储器件包括：存储单元阵列，其包括多个非易失性存储单元；页缓冲器电路，其通过多个位线连接到存储单元阵列；计算电路，其配置为基于具有第一尺寸的计算窗口来执行对信息比特和权重比特的计算，信息比特和权重比特包括在用户数据集中，存储单元阵列配置为存储所述用户数据集，计算电路还配置为通过页缓冲器电路接收所述用户数据集；以及数据输入/输出电路，其连接到计算电路，其中，计算电路还配置为响应于计算电路完成对所有信息比特和权重比特的计算，向数据输入/输出电路提供输出数据集，并且其中，所述输出数据集对应于完成计算的结果。 | ||
| 搜索关键词： | 计算电路 非易失性存储器件 存储单元阵列 用户数据 权重 页缓冲器电路 输出数据集 存储系统 输出电路 配置 非易失性存储单元 线连接 个位 存储 响应 | ||
【主权项】：
1.一种非易失性存储器件，包括：存储单元阵列，其包括多个非易失性存储单元；页缓冲器电路，其通过多个位线连接到所述存储单元阵列；计算电路，其配置为基于具有第一尺寸的计算窗口来执行对信息比特和权重比特的计算，所述信息比特和权重比特包括在用户数据集中，所述存储单元阵列配置为存储所述用户数据集，所述计算电路还配置为通过所述页缓冲器电路接收所述用户数据集；以及数据输入/输出电路，其连接到所述计算电路，其中，所述计算电路还配置为响应于所述计算电路完成对所有信息比特和权重比特的计算，向所述数据输入/输出电路提供输出数据集，并且其中，所述输出数据集对应于完成计算的结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811548865.6/，转载请声明来源钻瓜专利网。
- 上一篇：半导体元件
- 下一篇：用于包括QLC单元的存储器装置的编码方法及系统
