[发明专利]电路结构、电路板和超算设备在审
| 申请号： | 201811556850.4 | 申请日： | 2018-12-19 |
| 公开（公告）号： | CN109474268A | 公开（公告）日： | 2019-03-15 |
| 发明（设计）人： | 李文彬;范靖 | 申请（专利权）人： | 北京比特大陆科技有限公司 |
| 主分类号： | H03K19/00 | 分类号： | H03K19/00;H03K19/20;H03K19/21;G06F7/501 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 张宁;刘芳 |
| 地址： | 100192 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种电路结构、电路板和超算设备，其中，该电路结构包括：至少两级运算电路单元，相邻的运算电路单元连接，每一个运算电路单元与用于输出待计算参数的输出单元连接，运算电路单元为应用于BLAKE算法的电路上的最小单元；电路结构上的各运算电路单元的加法器与异或门之间设置有时序逻辑元件，和/或，电路结构上的加法器的输入端上设置有时序逻辑元件。进而可以通过上述电路结构实现BLAKE算法；并且，将加法运算和异或运算通过时序逻辑元件进行隔离，和/或，通过时序逻辑元件可以去除输入到加法器中的信号的毛刺；从而，可以降低电路结构中的计时频率，可以防止计时频率的传播，降低整个电路结构的动态功耗。 | ||
| 搜索关键词： | 电路结构 时序逻辑元件 运算电路单元 加法器 电路板 计时频率 算法 毛刺 电路单元 动态功耗 计算参数 加法运算 两级运算 输出单元 异或运算 最小单元 输入端 异或门 去除 电路 隔离 输出 传播 申请 应用 | ||
【主权项】：
1.一种电路结构，应用于BLAKE算法的实现，其特征在于，包括：至少两级运算电路单元，相邻的所述运算电路单元连接，每一个所述运算电路单元与用于输出待计算参数的输出单元连接，所述运算电路单元为应用于BLAKE算法的电路上的最小单元；所述电路结构上的各所述运算电路单元的加法器与异或门之间设置有时序逻辑元件，和/或，所述电路结构上的加法器的输入端上设置有时序逻辑元件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京比特大陆科技有限公司，未经北京比特大陆科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811556850.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种金属触控键盘及其制作方法
- 下一篇：浮动开关及其驱动电路
