[发明专利]半导体结构在审
| 申请号： | 201811569024.3 | 申请日： | 2018-12-21 |
| 公开（公告）号： | CN110323275A | 公开（公告）日： | 2019-10-11 |
| 发明（设计）人： | 陈祈铭;陈奎铭;喻中一 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L29/06;H01L29/20 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 龚诗靖 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 根据本发明的一些实施例，一种半导体结构包含：p型掺杂III‑V族化合物层；III‑V族化合物沟道层，其位于所述p型掺杂III‑V族化合物层上方；及阻挡层。所述III‑V族化合物沟道层包含上区域及下区域，且所述阻挡层夹于所述III‑V族化合物沟道层的所述上区域与所述下区域之间。所述III‑V族化合物沟道层包含第一带隙，所述阻挡层包含第二带隙，且所述第二带隙大于所述第一带隙。 | ||
| 搜索关键词： | 沟道层 带隙 阻挡层 半导体结构 上区域 下区域 | ||
【主权项】：
1.一种半导体结构，其包括：p型掺杂III‑V族化合物层；III‑V族化合物沟道层，其位于所述p型掺杂III‑V族化合物层上方，所述III‑V族化合物层包括上区域及下区域；及阻挡层，其夹于所述III‑V族化合物沟道层的所述上区域与所述下区域之间，其中所述III‑V族化合物沟道层的所述上区域及所述下区域包括第一带隙，所述阻挡层包括第二带隙，且所述第二带隙大于所述第一带隙。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811569024.3/，转载请声明来源钻瓜专利网。
- 上一篇：具有dV/dt可控性和低栅极电荷的IGBT
- 下一篇：电子设备及其使用方法
- 同类专利
- 专利分类
