[发明专利]一种通道相位对齐电路及方法有效
| 申请号： | 201811601049.7 | 申请日： | 2018-12-26 |
| 公开（公告）号： | CN109450610B | 公开（公告）日： | 2020-04-07 |
| 发明（设计）人： | 唐重林;刘寅 | 申请（专利权）人： | 成都九芯微科技有限公司 |
| 主分类号： | H04L7/04 | 分类号： | H04L7/04;H04L7/00 |
| 代理公司： | 北京德崇智捷知识产权代理有限公司 11467 | 代理人： | 王金双 |
| 地址： | 610200 四川省成都*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种通道相位对齐电路，包括，数据接收端、CDR状态机、控制编码器、特征码检测及控制逻辑单元，以及WCA状态机，其中，所述数据接收端，其接受高速串行数据，进行串行数据的采样、串并转换，及产生并行时钟；所述CDR状态机，用于时钟和数据的恢复控制，获取高速采样时钟和数据的相位对应关系；所述控制编码器，用于将所述相位对应关系转换成高速时钟插值器的控制码；所述特征码检测及控制逻辑单元，用于监测串行数据流中的训练特征码型；所述WCA状态机，用于计算数据的相位和字边界，连续多次检测到所述训练特征码并具有相同相位信息后，将所述CDR环路切换到WCA环路，进行相位对齐。本发明还提供一种通道相位对齐方法，可以进行准确的数据字边界对齐。 | ||
| 搜索关键词： | 一种 通道 相位 对齐 电路 方法 | ||
【主权项】：
1.一种通道相位对齐电路，其特征在于，包括：数据接收端、CDR状态机、控制编码器、特征码检测及控制逻辑单元，以及WCA状态机，其中，所述数据接收端，其接受高速串行数据，进行串行数据的采样、串并转换，及产生并行时钟；所述CDR状态机，用于时钟和数据的恢复控制，获取高速采样时钟和数据的相位对应关系；所述控制编码器，用于将所述相位对应关系转换成高速时钟插值器的控制码；所述特征码检测及控制逻辑单元，用于监测串行数据流中的训练特征码型；所述WCA状态机，用于计算数据的相位和字边界，连续多次检测到所述训练特征码并具有相同相位信息后，将所述CDR环路切换到WCA环路，进行相位对齐。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都九芯微科技有限公司，未经成都九芯微科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811601049.7/，转载请声明来源钻瓜专利网。
