[发明专利]信号处理装置和Δ-Σ调制器有效
| 申请号： | 201811601663.3 | 申请日： | 2018-12-26 |
| 公开（公告）号： | CN110022157B | 公开（公告）日： | 2023-06-09 |
| 发明（设计）人： | 翁展翔;罗天佑 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | H03M3/00 | 分类号： | H03M3/00 |
| 代理公司： | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人： | 李庆波 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种信号处理装置和Δ‑Σ调制器,信号处理装置包括多位元量化器，用于量化模拟输入以产生包括多个码段的多位元输出码，多个码段包括第一码段和第二码段，其中，该多位元量化器在完成该第一码段的确定之前完成该第二码段的确定；和处理电路，用于根据该多个码段分别产生多个数字输出，该多个数字输出包括从该第一码段衍生出来的第一数字输出和从该第二码段衍生出来的第二数字输出，其中，该处理电路在接收来自该多位元量化器的该第一码段之前接收来自该多位元量化器的该第二码段，以及，该第一数字输出与该第一码段之间的第一传递函数不同于该第二数字输出与该第二码段之间的第二传递函数。采用本发明，具有低延迟且系统稳定性好的优点。 | ||
| 搜索关键词： | 信号 处理 装置 调制器 | ||
【主权项】：
1.一种信号处理装置，其特征在于，包括：多位元量化器，用于量化模拟输入以产生多位元输出码，该多位元输出码包括多个码段，该多个码段包括第一码段和第二码段，其中，该多位元量化器在完成该第一码段的确定之前完成该第二码段的确定；以及，处理电路，用于接收来自该多位元量化器的该多个码段，且根据该多个码段分别产生多个数字输出，该多个数字输出包括从该第一码段衍生出来的第一数字输出和从该第二码段衍生出来的第二数字输出，其中，该处理电路在接收来自该多位元量化器的该第一码段之前接收来自该多位元量化器的该第二码段，以及，该第一数字输出与该第一码段之间的第一传递函数不同于该第二数字输出与该第二码段之间的第二传递函数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811601663.3/，转载请声明来源钻瓜专利网。
- 上一篇：连续时间Δ-Σ调制器
- 下一篇：一种译码方法及装置
