[发明专利]用于形成图案的方法和使用该方法制造半导体器件的方法有效
| 申请号： | 201811604095.2 | 申请日： | 2018-12-26 |
| 公开（公告）号： | CN110323139B | 公开（公告）日： | 2023-06-13 |
| 发明（设计）人： | 千宰协 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H01L21/48 | 分类号： | H01L21/48 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 许伟群;郭放 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了用于形成图案的方法和使用该方法制造半导体器件的方法。一种形成图案的方法，包括：形成具有板部分和多个焊盘部分的初步图案，所述焊盘部分在衬底上从所述板部分的端部突出；形成第一硬掩模图案，该第一硬掩模图案包括覆盖焊盘部分的阻挡部分和部分覆盖该板部分的多个线部分；在每个线部分的侧壁上形成间隔物；形成第二硬掩模图案，该第二硬掩模图案在接触间隔物的情况下填充线部分之间的空间；通过去除间隔物来形成暴露第一硬掩模图案和第二硬掩模图案之间的板部分的开口；通过经由所述开口蚀刻所述板部分的被暴露部分来形成分别耦接到所述焊盘部分的多个线图案部分。 | ||
| 搜索关键词： | 用于 形成 图案 方法 使用 制造 半导体器件 | ||
【主权项】：
1.一种用于形成图案的方法，包括：形成初步图案，该初步图案具有板部分和在衬底上从所述板部分的端部突出的多个焊盘部分；形成第一硬掩模图案，该第一硬掩模图案包括覆盖所述焊盘部分的阻挡部分和部分覆盖所述板部分的多个线部分；在所述线部分的每一个的侧壁上形成间隔物；形成第二硬掩模图案，所述第二硬掩模图案填充所述线部分之间的空间从而接触所述间隔物；通过去除所述间隔物来形成暴露所述第一硬掩模图案和所述第二硬掩模图案之间的所述板部分的开口；以及通过经由所述开口对所述板部分的被暴露部分进行蚀刻来形成分别耦接至所述焊盘部分的多个线图案部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811604095.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
