[发明专利]半导体器件在审
| 申请号： | 201811654142.4 | 申请日： | 2018-12-26 |
| 公开（公告）号： | CN110010687A | 公开（公告）日： | 2019-07-12 |
| 发明（设计）人： | 酒井敦;永久克己;江口聪司;町田信夫;新井耕一;冈本康宏;久田贤一;山下泰典 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L29/16 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 李辉;张昊 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开用于改进半导体器件的特性。在沟槽下方的漂移层中布置有具有与漂移层相反的导电类型的杂质的第一p型半导体区域，并且进一步布置第二p型半导体区域，第二p型半导体区域从上往下看与形成有沟槽的的区域间隔一定距离并且具有与漂移层相反的导电类型的杂质。第二p型半导体区域通过在Y方向(图中的深度方向)上布置在空间中的多个区域配置。因此，通过提供第一和第二p型半导体区域以及进一步通过布置由空间间隔的第二p型半导体区域，可以在保持栅极绝缘膜的击穿电压的同时降低比导通电阻。 | ||
| 搜索关键词： | 漂移层 半导体器件 导电类型 比导通电阻 栅极绝缘膜 击穿电压 空间间隔 区域间隔 区域配置 改进 | ||
【主权项】：
1.一种半导体器件，包括：漂移层，形成在半导体衬底之上；沟道层，形成在所述漂移层之上；源极区域，形成在所述沟道层之上；沟槽，穿透所述沟道层以到达所述漂移层并与所述源极区域接触；栅极绝缘膜，形成在所述沟槽的内壁之上；栅电极，填充所述沟槽；第一半导体区域，在所述沟槽下方的所述漂移层中、形成在从上往下看与形成有所述沟槽的区域重叠的位置中，并且具有与所述漂移层相反的导电类型的杂质；以及第二半导体区域，在所述沟槽下方的所述漂移层中、从上往下看与形成有所述沟槽的区域隔开，并且具有与所述漂移层相反的导电类型的杂质，其中所述沟槽沿第一方向延伸，其中所述第一半导体区域沿所述第一方向延伸，并且其中所述第二半导体区域通过在所述第一方向上布置在第二空间处的多个第二区域来配置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811654142.4/，转载请声明来源钻瓜专利网。
- 上一篇：平面式场效应晶体管
- 下一篇：双栅负电容场效应晶体管及制备方法
- 同类专利
- 专利分类
