[实用新型]半导体存储器电容连接线结构

摘要

本实用新型提供了一种半导体存储器电容连接线结构，包括：表面包含若干个间隔排布有源区的半导体衬底；位于半导体衬底上且与所述有源区相连接的若干个位线；层间介质层，填充于位线之间的间隙及位线外侧区域；第一电容连接孔，形成于层间介质层中，且位于位线之间的部分有源区上；第二电容连接孔，形成于层间介质层中，并通过层间介质层与第一电容连接孔分隔；导电层，填充于第一电容连接孔和第二电容连接孔中，下方连接有源区；隔离介质层，覆盖于导电层的侧壁。本实用新型中的电容连接线结构不仅能确保电容连接线结构具有良好的形貌及电性，还能加强电容连接线结构与位线的隔离效果，减少寄生电容。

主权项

1.一种半导体存储器电容连接线结构，其特征在于，包括：表面包含若干个间隔排布有源区的半导体衬底；若干个位线，位于所述半导体衬底上，且与所述有源区相连接；层间介质层，填充于所述位线之间的间隙及所述位线外侧区域；第一电容连接孔，形成于所述层间介质层中，且位于所述位线之间的部分所述有源区上；第二电容连接孔，形成于所述层间介质层中，且位于所述位线之间的部分所述有源区上，并通过所述层间介质层与所述第一电容连接孔分隔；导电层，填充于所述第一电容连接孔和所述第二电容连接孔中，分别形成第一电容连接线结构和第二电容连接线结构，下方连接所述有源区；及隔离介质层，覆盖于所述导电层的侧壁。