[发明专利]低串扰垂直连接接口在审
| 申请号： | 201880031158.1 | 申请日： | 2018-04-30 |
| 公开（公告）号： | CN110622306A | 公开（公告）日： | 2019-12-27 |
| 发明（设计）人： | H·史;S·C·谭 | 申请（专利权）人： | 赛灵思公司 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065;H01L23/48;H01L23/498 |
| 代理公司： | 11517 北京市君合律师事务所 | 代理人： | 毛健;顾云峰 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了在芯片封装的堆叠部件和电子器件之间的垂直连接接口(120、520、620、720、820、1000、1100)，其改善了在堆叠部件之间的通信。这里描述的技术允许增加信号连接密度，同时降低串扰的可能性。例如，相对于被配置为承载在连接的组(210)内的数据信号的连接，被配置成承载接地信号的垂直接口(120、520、620、720、820、1000、1100)中的部件之间的连接的地信比具有边缘到中心的梯度，这减少了满足串扰阈值所需的接地连接量，同时增加了可用于穿过垂直接口(120、520、620、720、820、1000、1100)的部件之间的通信的信号连接量。 | ||
| 搜索关键词： | 垂直接口 堆叠部件 承载 垂直连接 电子器件 接地连接 接地信号 数据信号 芯片封装 信号连接 增加信号 串扰 可用 配置 通信 穿过 | ||
【主权项】：
1.一种集成电路器件，其特征在于，所述集成电路器件包括：/n第一集成电路部件，其具有被配置成堆叠在第二集成电路部件下方的表面，所述第一集成电路部件包括在所述第一集成电路部件的所述表面上露出的多个第一露出导体处终止的逃逸布线，所述第一露出导体布置成包括至少第一行、第二行和第三行的多个行，所有行都延伸通过在所述多个第一露出导体的一部分中限定的第一组，所述第一行平行且邻近于所述第一集成电路部件的第一边缘设置，所述第三行与所述第一边缘间隔开，所述第二行设置在所述第一行和所述第三行之间，其中所述第一组中被配置为承载接地信号的所述第一露出导体相对于被配置为承载数据信号的所述第一露出导体的地信比在所述第三行中相对于在所述第一行中更大。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛灵思公司，未经赛灵思公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880031158.1/，转载请声明来源钻瓜专利网。
- 上一篇：电容器结构及其形成方法
- 下一篇：半导体模块以及电力变换装置
- 同类专利
- 专利分类
