[发明专利]用于硬连线乘法器电路的数据打包技术有效
| 申请号： | 201880034049.5 | 申请日： | 2018-04-24 |
| 公开（公告）号： | CN110678862B | 公开（公告）日： | 2023-08-11 |
| 发明（设计）人： | E·S·钟;J·H·福沃斯;S·阿卡利 | 申请（专利权）人： | 微软技术许可有限责任公司 |
| 主分类号： | G06F17/10 | 分类号： | G06F17/10;G06F7/46 |
| 代理公司： | 北京世辉律师事务所 16093 | 代理人： | 李峥宇 |
| 地址： | 美国华*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种方法，该方法包括提供被配置为将第一物理操作数和第二物理操作数相乘的硬连线整数乘法器电路，将第一逻辑操作数映射到第一物理操作数的第一部分，将第二逻辑操作数映射到第一物理操作数的第二部分，以及将第三逻辑操作数映射到第二物理操作数。该方法还包括使用硬连线整数乘法器电路将第一物理操作数和第二物理操作数相乘以提供乘法结果，该乘法结果包括：包含第一逻辑操作数和第三逻辑操作数的乘积的第一部分；以及包含第二逻辑操作数和第三逻辑操作数的乘积的第二部分。 | ||
| 搜索关键词： | 用于 连线 乘法器 电路 数据 打包 技术 | ||
【主权项】：
1.一种方法，包括：/n提供被配置为将第一物理操作数和第二物理操作数相乘的硬连线整数乘法器电路；/n将第一逻辑操作数映射到所述第一物理操作数的第一部分；/n将第二逻辑操作数映射到所述第一物理操作数的第二部分；以及/n将第三逻辑操作数映射到所述第二物理操作数；以及/n使用所述硬连线整数乘法器电路将所述第一物理操作数和所述第二物理操作数相乘以提供乘法结果，所述乘法结果包括：包含所述第一逻辑操作数和所述第三逻辑操作数的乘积的第一部分；以及包含所述第二逻辑操作数和所述第三逻辑操作数的乘积的第二部分。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于微软技术许可有限责任公司，未经微软技术许可有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880034049.5/，转载请声明来源钻瓜专利网。
