[发明专利]采用直接源极接触和空穴电流检测的三维存储器器件及其制造方法有效
| 申请号： | 201880040082.9 | 申请日： | 2018-05-24 |
| 公开（公告）号： | CN110785851B | 公开（公告）日： | 2023-07-04 |
| 发明（设计）人： | K·萨卡基巴拉;S·史密族;N·诺里祖基 | 申请（专利权）人： | 闪迪技术有限公司 |
| 主分类号： | H10B41/35 | 分类号： | H10B41/35;H10B41/27;H10B41/10;H10B43/35;H10B43/27;H10B43/10 |
| 代理公司： | 北京纪凯知识产权代理有限公司 11245 | 代理人： | 袁策 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供了一种三维存储器器件，所述三维存储器器件包括：p掺杂源极半导体层，所述p掺杂源极半导体层位于衬底上方；p掺杂带半导体层，所述p掺杂带半导体层位于所述p掺杂源极半导体层上方；导电层和绝缘层的交替叠堆，所述交替叠堆位于所述p掺杂带半导体层上方；以及存储器叠堆结构，所述存储器叠堆结构延伸穿过所述交替叠堆并进入所述p掺杂源极半导体层的上部部分。每个存储器叠堆结构包括p掺杂竖直半导体沟道和横向地包围所述p掺杂竖直半导体沟道的存储器膜。每个p掺杂竖直半导体沟道的顶表面接触相应n掺杂区域的底表面。每个p掺杂竖直半导体沟道的底部部分的侧壁接触所述p掺杂带半导体层的相应侧壁。 | ||
| 搜索关键词： | 采用 直接 接触 空穴 电流 检测 三维 存储器 器件 及其 制造 方法 | ||
【主权项】：
1.一种三维存储器器件，包括：/np掺杂源极半导体层，所述p掺杂源极半导体层位于衬底上方；/np掺杂带半导体层，所述p掺杂带半导体层位于所述p掺杂源极半导体层上方；/n导电层和绝缘层的交替叠堆，所述交替叠堆位于所述p掺杂带半导体层上方；以及/n存储器叠堆结构，所述存储器叠堆结构延伸穿过所述交替叠堆并进入所述p掺杂源极半导体层的上部部分中，/n其中：/n每个存储器叠堆结构包括p掺杂竖直半导体沟道和横向地包围所述p掺杂竖直半导体沟道的存储器膜；/n每个p掺杂竖直半导体沟道的顶表面接触相应n掺杂区域的底表面；并且/n每个p掺杂竖直半导体沟道的底部部分的侧壁接触所述p掺杂带半导体层的相应侧壁。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于闪迪技术有限公司，未经闪迪技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880040082.9/，转载请声明来源钻瓜专利网。
- 上一篇：微型LED显示器用颜色变换结构体的制造方法
- 下一篇：半导体装置
