[发明专利]基于阻变存储器的并行逻辑门及乘法器有效
| 申请号： | 201910041671.5 | 申请日： | 2019-01-16 |
| 公开（公告）号： | CN109901815B | 公开（公告）日： | 2023-03-24 |
| 发明（设计）人： | 崔小乐;马潇;张魁民 | 申请（专利权）人： | 北京大学深圳研究生院 |
| 主分类号： | G06F7/575 | 分类号： | G06F7/575;G06F7/502;G06F7/53;H03K19/17704 |
| 代理公司： | 深圳新创友知识产权代理有限公司 44223 | 代理人： | 江耀纯 |
| 地址： | 518000 广东省深圳市南*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了基于阻变存储器的并行逻辑门和乘法器，并行逻辑门包括n输入与逻辑单元、n输入或逻辑单元和非逻辑单元的任意组合，且三种逻辑单元均用阻变存储器作为输入/输出器件，n≥2；具有左选端和右选端，左选端入口连接有分压电阻；左选端用于输入激励电压，右选端施加电压以配合信号输入端的电压信号和信号输出端的电压信号控制阻变存储器状态变换；正端共同挂接于左选端和右选端之间的同一公共线路上的阻变存储器实现与逻辑，正端分别挂接于左选端和右选端之间的并行线路上的阻变存储器实现或逻辑，负端挂接于左选端和右选端之间的线路上的阻变存储器实现非逻辑；该并行逻辑门按照时钟顺序执行置位、输入、运算和输出，完成逻辑运算。 | ||
| 搜索关键词： | 基于 存储器 并行 逻辑 乘法器 | ||
【主权项】：
1.一种基于阻变存储器的并行逻辑门，用于对输入的电压信号进行逻辑运算并输出以电压表示的逻辑运算结果，其特征在于：所述并行逻辑门包括n输入与逻辑单元、n输入或逻辑单元以及非逻辑单元三种逻辑单元的任意组合，且所述三种逻辑单元均是采用阻变存储器作为输入/输出器件，n≥2；所述并行逻辑门具有左选端和右选端，左选端入口连接有分压电阻；其中，所述左选端用于输入激励电压，所述右选端施加电压以配合信号输入端的电压信号和信号输出端的电压信号，控制所述阻变存储器的状态变换；其中，正端共同挂接于左选端和右选端之间的同一公共线路上的阻变存储器实现与逻辑，正端分别挂接于左选端和右选端之间的并行线路上的阻变存储器实现或逻辑，负端挂接于左选端和右选端之间的线路上的阻变存储器实现非逻辑；所述并行逻辑门按照时钟顺序执行置位、输入、运算和输出，完成逻辑运算。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学深圳研究生院，未经北京大学深圳研究生院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910041671.5/，转载请声明来源钻瓜专利网。
