[发明专利]时钟分配电路有效
| 申请号： | 201910048002.0 | 申请日： | 2019-01-18 |
| 公开（公告）号： | CN110058638B | 公开（公告）日： | 2023-09-05 |
| 发明（设计）人： | 西尔万·帕尼耶;贝赫扎德·法尔扎内;达伦·沃克;扬·朱索·德迪克 | 申请（专利权）人： | 株式会社索思未来 |
| 主分类号： | G06F1/10 | 分类号： | G06F1/10;G06F1/12 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 陈炜;李德山 |
| 地址： | 日本神*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种被配置成用于占空比控制的时钟分配电路，该电路包括：多个缓冲器，其沿具有输入节点和输出节点的时钟路径串联连接，每个缓冲器具有输入端子和输出端子，输入端子经由相应的AC耦合电容器连接至时钟路径，并且时钟路径被配置成在输入节点处接收输入时钟信号并在输出节点处对输出时钟信号进行输出，输出时钟信号具有输出占空比；以及控制电路，其被连接成将DC偏置信号施加到多个缓冲器中的每一个的输入端子，其中，该控制电路被配置成：获得指示输出占空比的测量信号；并且基于测量信号与参考信号之间的差来控制DC偏置信号，以控制输出占空比。 | ||
| 搜索关键词： | 时钟 分配 电路 | ||
【主权项】：
1.一种被配置成用于占空比控制的时钟分配电路，所述电路包括：多个缓冲器，其沿着具有输入节点和输出节点的时钟路径串联连接，所述缓冲器中的每一个具有输入端子和输出端子，所述输入端子经由相应的AC耦合电容器连接至所述时钟路径，并且所述时钟路径被配置成在所述输入节点处接收输入时钟信号并在所述输出节点处对输出时钟信号进行输出，所述输出时钟信号具有输出占空比；以及控制电路，其被连接成将DC偏置信号施加到所述多个缓冲器中的每一个的输入端子，其中，所述控制电路被配置成：获得指示输出占空比的测量信号；并且基于所述测量信号与参考信号之间的差来控制所述DC偏置信号，以控制输出占空比。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社索思未来，未经株式会社索思未来许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910048002.0/，转载请声明来源钻瓜专利网。
- 上一篇：时钟分配
- 下一篇：一种高性能运算SoC的同步控制方法及装置
