[发明专利]存储器封装在审
| 申请号： | 201910056908.7 | 申请日： | 2019-01-21 |
| 公开（公告）号： | CN110233148A | 公开（公告）日： | 2019-09-13 |
| 发明（设计）人： | 柳慧承;尹元柱;李贤义 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065;H01L25/16;H01L23/498 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 倪斌 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种存储器封装包括堆叠在封装基板上的多个存储器芯片。逻辑芯片设置在多个存储器芯片和封装基板之间。逻辑芯片被配置为通过穿过多个存储器芯片的多个通孔来控制多个存储器芯片。中间芯片连接到多个通孔。中间芯片设置在多个存储器芯片与逻辑芯片之间，并且被配置为基于逻辑芯片的数据传输速率来选择多个通孔中的至少子集作为逻辑芯片与多个存储器芯片之间的数据传输路径。 | ||
| 搜索关键词： | 存储器芯片 逻辑芯片 通孔 存储器封装 封装基板 芯片 数据传输路径 数据传输 芯片连接 与逻辑 堆叠 配置 子集 穿过 | ||
【主权项】：
1.一种存储器封装，包括：多个存储器芯片，堆叠在封装基板上；逻辑芯片，设置在所述多个存储器芯片与所述封装基板之间，所述逻辑芯片被配置为通过穿过所述多个存储器芯片的多个通孔来控制所述多个存储器芯片；连接到所述多个通孔的中间芯片，所述中间芯片设置在所述多个存储器芯片与所述逻辑芯片之间，并且被配置为基于所述逻辑芯片的数据传输速率来选择所述多个通孔中的至少子集作为所述逻辑芯片与所述多个存储器芯片之间的数据传输路径。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910056908.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种叠状电感及制作方法
- 下一篇：LED支架制作方法、LED支架及LED
- 同类专利
- 专利分类
