[发明专利]半导体存储器件有效
申请号: | 201910108496.7 | 申请日: | 2019-02-03 |
公开(公告)号: | CN110164867B | 公开(公告)日: | 2023-09-29 |
发明(设计)人: | 李基硕;金奉秀;金志永;金熙中;朴硕韩;李宪国;黄有商 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H10B41/20 | 分类号: | H10B41/20;H10B43/20 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 弋桂芬 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供半导体存储器件,该半导体存储器件可包括在衬底上的第一堆叠和第二堆叠以及在第一堆叠和第二堆叠上的第一互连线和第二互连线。第一堆叠和第二堆叠中的每个可包括垂直堆叠在衬底上的半导体图案、分别连接到半导体图案的导线以及邻近半导体图案并且沿着垂直方向延伸的栅电极。第一堆叠可包括第一导线和第一栅电极,第二堆叠可以包括第二导线和第二栅电极。第一导线和第二导线的下表面可以是共面的。第一互连线可以电连接到第一导线和第二导线中的至少一条。第二互连线可以电连接到第一栅电极和第二栅电极中的至少一个。 | ||
搜索关键词: | 半导体 存储 器件 | ||
【主权项】:
1.一种半导体存储器件,包括:在衬底上的第一互连线和第二互连线;以及第一堆叠和第二堆叠,在所述衬底与所述第一互连线和所述第二互连线之间,其中,所述第一堆叠和所述第二堆叠的每个包括:多个半导体图案,垂直地堆叠在所述衬底上;多条导线,分别连接到所述多个半导体图案,所述多条导线的每条沿着第一水平方向延伸;以及栅电极,邻近所述多个半导体图案并且沿着垂直方向延伸,其中所述第一堆叠的所述多条导线包括第一导线,所述第二堆叠的所述多条导线包括第二导线,所述第一导线的下表面在与所述第二导线的下表面的水平相等的水平,其中所述第一互连线电连接到所述第一导线和所述第二导线中的至少一条,以及其中所述第一堆叠的所述栅电极包括第一栅电极,所述第二堆叠的所述栅电极包括第二栅电极,所述第二互连线电连接到所述第一栅电极和所述第二栅电极中的至少一个。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910108496.7/,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其制造方法
- 下一篇:阵列基板、显示面板、显示装置及制作方法