[发明专利]半导体器件的制造方法有效
| 申请号： | 201910116205.9 | 申请日： | 2019-02-15 |
| 公开（公告）号： | CN110581137B | 公开（公告）日： | 2023-08-01 |
| 发明（设计）人： | 朴寅洙;尹基准;李起洪 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H10B43/00 | 分类号： | H10B43/00;H10B43/20;H10B43/10 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 赵彤;刘久亮 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体器件的制造方法。一种制造半导体器件的方法，该方法包括如下步骤：在包括有第一区域和第二区域的下部结构上形成第一蚀刻停止图案以暴露所述第二区域；在所述下部结构上堆叠多个堆叠结构以与所述第二区域和所述第一蚀刻停止图案交叠；通过蚀刻所述多个堆叠结构形成阶梯式堆叠结构以暴露所述第一蚀刻停止图案的端部；形成穿过所述阶梯式堆叠结构和所述第一蚀刻停止图案的狭缝；以及经由所述狭缝用导电图案替代所述第一蚀刻停止图案和所述多个堆叠结构的牺牲层。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
1.一种制造半导体器件的方法，该方法包括如下步骤：/n形成包括有第一区域和第二区域的下部结构；/n在所述下部结构上形成第一蚀刻停止图案，其中，所述第一蚀刻停止图案暴露所述第二区域；/n在所述下部结构上堆叠多个堆叠结构以与所述第二区域和所述第一蚀刻停止图案交叠；/n通过蚀刻所述多个堆叠结构来形成阶梯式堆叠结构，其中，所述阶梯式堆叠结构暴露所述第一蚀刻停止图案的端部；/n形成穿过所述阶梯式堆叠结构和所述第一蚀刻停止图案的狭缝；以及/n经由所述狭缝用导电图案替代所述第一蚀刻停止图案和所述多个堆叠结构的牺牲层。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910116205.9/，转载请声明来源钻瓜专利网。
- 上一篇：垂直存储器装置
- 下一篇：半导体元件及其制作方法
