[发明专利]一种异步电路自动延迟匹配的方法有效
| 申请号： | 201910120574.5 | 申请日： | 2019-02-18 |
| 公开（公告）号： | CN109871611B | 公开（公告）日： | 2021-06-08 |
| 发明（设计）人： | 陈虹;吴辉 | 申请（专利权）人： | 清华大学 |
| 主分类号： | G06F30/35 | 分类号： | G06F30/35 |
| 代理公司： | 西安智大知识产权代理事务所 61215 | 代理人： | 段俊涛 |
| 地址： | 100084 北京市海淀区1*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明能够实现为基于Click单元的捆绑数据异步电路进行自动的延迟匹配，以使其能够正常工作。捆绑数据的异步电路需要进行延迟匹配以使得电路能够正常工作，但设计者无法直接使用成熟的商业EDA工具来完成这项工作。为了解决这个问题，本发明提供一种能够基于Synopsys Design Compiler(DC)工具捕捉所有时序路径并自动对基于Click单元的捆绑数据异步电路进行延迟匹配的方法。本发明能够自动地为捆绑数据异步电路进行延迟匹配以使异步电路能够正常工作，大大减小了异步电路设计难度。 | ||
| 搜索关键词： | 一种 异步 电路 自动 延迟 匹配 方法 | ||
【主权项】：
1.一种异步电路自动延迟匹配的方法，使用Verilog代码对基于Click单元的捆绑数据异步电路进行硬件描述，然后使用DC工具进行综合，综合的过程中，在异步电路控制单元之间插入延迟链以使得异步电路能够满足时序要求，其特征在于，在综合的Tcl脚本中创建时钟，以自动捕捉电路中所有的时序路径，再通过Tcl脚本进行自动延迟匹配。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910120574.5/，转载请声明来源钻瓜专利网。
