[发明专利]二进制至格雷转换电路、相关的FIFO存储器、集成电路和方法在审
| 申请号： | 201910133529.3 | 申请日： | 2019-02-22 |
| 公开（公告）号： | CN110187918A | 公开（公告）日： | 2019-08-30 |
| 发明（设计）人： | S·M·罗塞利;G·谷亚纳西亚 | 申请（专利权）人： | 意法半导体股份有限公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 意大利阿格*** | 国省代码： | 意大利;IT |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开的各实施例涉及二进制至格雷转换电路、相关的FIFO存储器、集成电路和方法。公开了一种用于执行二进制至格雷转换的电路和方法。第一二进制信号表示目标值并且第二二进制信号存储在寄存器中。确定一组二进制候选值，其中每个二进制候选值的相应的格雷等效具有距第二二进制值的格雷等效为1的汉明距离。根据第一二进制信号和第二二进制信号的选择二进制候选值中的一个。在寄存器的输入处提供所选择的二进制候选值。通过确定所选择的二进制候选值的格雷编码等效来生成编码信号。 | ||
| 搜索关键词： | 二进制 二进制信号 转换电路 存储器 寄存器 集成电路 二进制信号存储 编码信号 汉明距离 输入处 电路 转换 | ||
【主权项】：
1.一种二进制至格雷转换电路，包括：输入，被配置为接收第一二进制信号；寄存器，被配置为存储第二二进制信号；预测电路，被配置为接收第二二进制信号，并且提供一组二进制候选值，其中每个二进制候选值的相应的格雷等效与所述第二二进制信号的格雷等效具有1的汉明距离；仲裁器，被配置为根据所述第一二进制信号和所述第二二进制信号，选择所述二进制候选值中的一个二进制候选值，其中所选择的所述二进制候选值被提供给所述寄存器；和编码器块，被配置为接收所选择的所述二进制候选值，并且输出所选择的所述二进制候选值的格雷编码等效。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司，未经意法半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910133529.3/，转载请声明来源钻瓜专利网。
- 上一篇：SIMD处理单元的融合
- 下一篇：配置寄存器的装置、方法及系统
