[发明专利]一种VCSEL阵列结构及其制备方法有效
| 申请号： | 201910156085.5 | 申请日： | 2019-03-01 |
| 公开（公告）号： | CN109713566B | 公开（公告）日： | 2023-06-02 |
| 发明（设计）人： | 彭钰仁;贾钊;赵炆兼;郭冠军;曹广亮;赵丽 | 申请（专利权）人： | 厦门乾照半导体科技有限公司 |
| 主分类号： | H01S5/183 | 分类号： | H01S5/183;H01S5/343 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 361001 福建省厦门市*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种VCSEL阵列结构及其制备方法，VCSEL阵列结构包括依次层叠设置的衬底、第一DBR层、有源层、氧化层、蚀刻截止层、第二DBR层、欧姆接触层和电极，还包括至少一个沟槽，所述沟槽自所述电极延伸至所述第二DBR层，至少一个的所述沟槽隔离出两个以上的裸露单元，每个所述裸露单元包括依次层叠设置的所述第二DBR层、欧姆接触层和电极，还包括至少一个与所述沟槽连通的氧化孔，所述氧化孔自所述沟槽延伸至所述蚀刻截止层以暴露出所述氧化层。通过设置蚀刻截止层将蚀刻有效截止在氧化层，既确保了氧化充分，又有效避免了因有源层外露导致的失效、老化等问题。 | ||
| 搜索关键词： | 一种 vcsel 阵列 结构 及其 制备 方法 | ||
【主权项】：
1.一种VCSEL阵列结构，其特征在于，包括依次层叠设置的衬底、第一DBR层、有源层、氧化层、蚀刻截止层、第二DBR层、欧姆接触层和电极，还包括至少一个沟槽，所述沟槽自所述电极延伸至所述第二DBR层，至少一个的所述沟槽隔离出两个以上的裸露单元，每个所述裸露单元包括依次层叠设置的所述第二DBR层、欧姆接触层和电极，还包括至少一个与所述沟槽连通的氧化孔，所述氧化孔自所述沟槽延伸至所述蚀刻截止层以暴露出所述氧化层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于厦门乾照半导体科技有限公司，未经厦门乾照半导体科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910156085.5/，转载请声明来源钻瓜专利网。
