[发明专利]用于包括QLC单元的存储器装置的编码方法和系统有效
| 申请号： | 201910197024.3 | 申请日： | 2019-03-15 |
| 公开（公告）号： | CN110277129B | 公开（公告）日： | 2023-07-18 |
| 发明（设计）人： | 哈曼·巴蒂亚;内维·库马尔;张帆 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C16/34 | 分类号： | G11C16/34;G11C16/10;G11C29/42 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 张晶;赵赫 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种用于包括四层单元(QLC)存储器单元的存储器装置的编码方法和系统。存储器系统的控制器包括受约束编码装置，该受约束编码装置包括第一编码器和第二编码器。第一编码器基于受约束代码对两个数据位进行联合编码，该两个数据位对应于从多个逻辑页面之中选择的两个逻辑页面。第二编码器基于错误校正码对经编码数据位和剩余数据位进行独立编码以生成对应于多个编程电压(PV)电平的标记，该剩余数据位对应于多个逻辑页面之中的两个未选择逻辑页面。 | ||
| 搜索关键词： | 用于 包括 qlc 单元 存储器 装置 编码 方法 系统 | ||
【主权项】：
1.一种存储器系统，包括：存储器装置，包括四层单元，即QLC；以及控制器，包括受约束编码装置，其中所述受约束编码装置包括：第一编码器，基于受约束代码对两个数据位进行联合编码，所述两个数据位对应于从多个逻辑页面之中选择的两个逻辑页面；以及第二编码器，基于错误校正码对经编码数据位和剩余数据位进行独立编码以生成对应于多个编程电压电平，PV电平的标记，所述剩余数据位对应于所述多个逻辑页面之中的两个未选择的逻辑页面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910197024.3/，转载请声明来源钻瓜专利网。
- 上一篇：应用于低压闪存存储器的升压电路
- 下一篇：涉及冗余区域的修复的半导体装置
