[发明专利]三维半导体存储器件在审

专利信息
申请号: 201910241621.1 申请日: 2019-03-28
公开(公告)号: CN110600481A 公开(公告)日: 2019-12-20
发明(设计)人: 金光洙;金俊亨;金是完;吴京泽 申请(专利权)人: 三星电子株式会社
主分类号: H01L27/11582 分类号: H01L27/11582;H01L27/11565;H01L27/1157
代理公司: 11330 北京市立方律师事务所 代理人: 李娜
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供了一种三维半导体存储器件。所述三维半导体存储器件包括:设置在基底上并且在垂直于基底的表面的方向上堆叠的第一栅极堆叠结构和第二栅极堆叠结构,第一栅极堆叠结构和第二栅极堆叠结构包括彼此间隔地堆叠的栅电极;穿过第一栅极堆叠结构和第二栅极堆叠结构并被第一栅极堆叠结构和第二栅极堆叠结构围绕的贯穿区域;以及穿过第一栅极堆叠结构和第二栅极堆叠结构的垂直沟道结构,其中,第一栅极堆叠结构具有与贯穿区域相邻并且被布置成阶梯形状的第一接触焊盘,第二栅极堆叠结构具有与贯穿区域相邻并且被布置成阶梯形状的第二接触焊盘,第二接触焊盘中的至少一部分第二接触焊盘在贯穿区域的一侧与第一接触焊盘交叠。
搜索关键词: 栅极堆叠结构 接触焊盘 三维半导体存储器 阶梯形状 贯穿 堆叠 基底 垂直沟道结构 穿过 栅电极 交叠 垂直
【主权项】:
1.一种三维半导体存储器件,包括:/n设置在基底上并在垂直于所述基底的表面的方向上堆叠的第一栅极堆叠结构和第二栅极堆叠结构,所述第一栅极堆叠结构和所述第二栅极堆叠结构分别包括在垂直于所述基底的表面的方向上彼此间隔地堆叠的第一栅电极和第二栅电极;/n穿过所述第一栅极堆叠结构和所述第二栅极堆叠结构并被所述第一栅极堆叠结构和所述第二栅极堆叠结构围绕的贯穿区域;以及/n穿过所述第一栅极堆叠结构和所述第二栅极堆叠结构的垂直沟道结构,/n其中,所述第一栅极堆叠结构具有与所述贯穿区域相邻并且被布置成第一阶梯形状的第一接触焊盘,并且所述第二栅极堆叠结构具有与所述贯穿区域相邻并且被布置成第二阶梯形状的第二接触焊盘,并且/n其中,当从所述三维半导体存储器件的俯视图中看时,所述第二接触焊盘中的一部分第二接触焊盘在所述贯穿区域的一侧与所述第一接触焊盘交叠。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910241621.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top