[发明专利]记忆体测试阵列及其测试方法在审
| 申请号： | 201910257457.3 | 申请日： | 2019-04-01 |
| 公开（公告）号： | CN109979523A | 公开（公告）日： | 2019-07-05 |
| 发明（设计）人： | 张雄世;廖昱程;蔡孟学 | 申请（专利权）人： | 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司 |
| 主分类号： | G11C29/56 | 分类号： | G11C29/56 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国 |
| 地址： | 223300 江苏省淮安市淮阴区*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种记忆体测试阵列及其测试方法，记忆体测试阵列包含第一记忆体阵列、第二记忆体阵列、及多个第一共用导电垫。第一记忆体阵列包含多条第一位元线及多条第一字元线。第二记忆体阵列与第一记忆体阵列相邻，且包含多条第二位元线及多条第二字元线。每个第一共用导电垫具有第一端及第二端，第一端及第二端分别耦接于第一位元线及第二位元线，或者分别耦接于第一字元线及第二字元线。本发明的记忆体测试阵列可以有效节省记忆体测试晶片的面积，并使测试过程更有效率。 | ||
| 搜索关键词： | 记忆体阵列 位元线 字元线 导电垫 第一端 耦接 测试 测试过程 测试晶片 记忆体 | ||
【主权项】：
1.一种记忆体测试阵列，其特征在于，包含：一第一记忆体阵列，包含多条第一位元线及多条第一字元线；一第二记忆体阵列与该第一记忆体阵列相邻，该第二记忆体阵列包含多条第二位元线及多条第二字元线；以及多个第一共用导电垫，各该第一共用导电垫具有一第一端及一第二端，该些第一端及该些第二端分别耦接于该些第一位元线及该些第二位元线，或者该些第一端及该些第二端分别耦接于该些第一字元线及该些第二字元线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司，未经江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910257457.3/，转载请声明来源钻瓜专利网。
- 上一篇：存储器件及其测试方法
- 下一篇：姿态调整机构
