[发明专利]存储器及其操作方法

摘要

本发明公开了一种存储器，存储单元采用三个栅极结构和两个源漏区的结构，阵列结构中同一行中包括两根控制线和一根字线，分别连接存储单元对应的控制栅和选择栅，同一列中存储单元串联在一起，同一列的存储单元和两根位线连接，奇数行的各存储单元的第一源漏区和偶数行的各存储单元的第二源漏区都连接到第一位线，奇数行的各存储单元的第二源漏区和偶数行的各存储单元的第一源漏区都连接到第二位线，本发明的存储器的存储单元结构和阵列结构能实现推理操作，且推理操作的输入信号采用各行的所述字线的输入电流以及输出信号采用各列对应的位线的输出电压。本发明还公开了存储器的操作方法。本发明能实现存算一体操作。

主权项

1.一种存储器，其特征在于：包括多个存储单元，各所述存储单元包括三个栅极结构和两个源漏区，所述栅极结构分别为第一栅极结构、第二栅极结构、第三栅极结构，所述源漏区分别为第一源漏区和第二源漏区；所述第一栅极结构由形成于半导体衬底表面的第一栅介质层、浮栅、第二栅介质层和多晶硅控制栅叠加而成；所述第二栅极结构由形成于半导体衬底表面的第三栅介质层和多晶硅栅组成；所述第三栅极结构由形成于半导体衬底表面的第一栅介质层、浮栅、第二栅介质层和多晶硅控制栅叠加而成；由位于所述第一源漏区和所述第二源漏区之间的所述半导体衬底组成沟道区；所述第一栅极结构、所述第二栅极结构和所述第三栅极结构排列在所述第一源漏区和所述第二源漏区之间的所述沟道区表面上，由所述第一栅极结构、所述第二栅极结构和所述第三栅极结构共同控制所述沟道区表面的沟道的形成；所述第一栅极结构的多晶硅控制栅作为所述存储单元的第一控制栅；所述第二栅极结构的多晶硅栅作为所述存储单元的选择栅；所述第三栅极结构的多晶硅控制栅作为所述存储单元的第二控制栅；所述存储单元包括两个存储位，所述第一栅极结构的浮栅为第一存储位，所述第三栅极结构的浮栅为第二存储位；各所述存储单元进行行列排列组成阵列结构，所述阵列结构为：同一行中包括两根控制线和一根字线，各所述存储单元的第一控制栅都连接到对应的第一控制线，选择栅都连接到对应的所述字线，第二控制栅都连接到对应的第二控制线；同一列中的各所述存储单元串联在一起且串联结构为：除第一行和行数值最大的最后一行外，各行所述存储单元的第一源漏区连接前一个相邻的行的所述存储单元的第二源漏区，各行所述存储单元的第二源漏区连接后一个相邻的行的所述存储单元的第一源漏区；同一列的所述存储单元和两根位线连接，奇数行的各所述存储单元的第一源漏区和偶数行的各所述存储单元的第二源漏区都连接到第一位线，奇数行的各所述存储单元的第二源漏区和偶数行的各所述存储单元的第一源漏区都连接到第二位线；所述存储器的操作包括推理操作，所述推理操作的输入信号采用各行的所述字线的输入电流，所述存储器的推理操作的输出信号采用各列对应的位线的输出电压。