[发明专利]用于存储器的同时读取和预充电的系统、设备和方法在审
| 申请号： | 201910303718.0 | 申请日： | 2019-04-16 |
| 公开（公告）号： | CN110503990A | 公开（公告）日： | 2019-11-26 |
| 发明（设计）人： | L·舒伯拉玛尼安;K·瓦德亚纳坦;A·诺丽;S·萨布拉蒙尼;T·卡尔尼克 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G11C7/06 | 分类号： | G11C7/06;G11C7/12;G11C11/4091;G11C11/4094 |
| 代理公司： | 31100 上海专利商标事务所有限公司 | 代理人： | 黄嵩泉;钱慰民<国际申请>=<国际公布> |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在一个实施例中，一种设备包括具有多个存储器单元的存储器阵列、耦合到多个存储器单元的多个位线、以及耦合到多个存储器单元的多个字线。存储器阵列可以进一步包括感测放大器电路，用于感测和放大存储在多个存储器单元中的存储器单元中的值。感测放大器电路可以包括：缓冲器电路，用于存储所述值，缓冲器电路耦合在感测放大器电路的第一内部节点与感测放大器电路的第二内部节点之间；以及均衡电路，用于在感测放大器电路与存储器阵列去耦合时对第一内部节点和第二内部节点进行均衡。描述了其他实施例，并要求它们的权利。 | ||
| 搜索关键词： | 感测放大器电路 存储器单元 内部节点 存储器阵列 缓冲器电路 耦合到 存储 均衡电路 耦合 去耦合 个位 感测 字线 放大 均衡 | ||
【主权项】：
1.一种设备，包括：/n存储器阵列，具有：多个存储器单元；多个位线，耦合到所述多个存储器单元；以及多个字线，耦合到所述多个存储器单元；以及/n感测放大器电路，用于感测和放大存储在所述多个存储器单元的存储器单元中的值，所述感测放大器电路包括：/n缓冲器电路，用于存储所述值，所述缓冲器电路耦合在所述感测放大器电路的第一内部节点和所述感测放大器电路的第二内部节点之间；以及/n均衡电路，用于在所述感测放大器电路与所述存储器阵列解耦时对所述第一内部节点和所述第二内部节点进行均衡。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910303718.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种固态硬盘设备
- 下一篇：语音播报方法、装置、电子设备及存储介质
