[发明专利]一种半导体结构的形成方法在审
| 申请号： | 201910313976.7 | 申请日： | 2019-04-18 |
| 公开（公告）号： | CN109950141A | 公开（公告）日： | 2019-06-28 |
| 发明（设计）人： | 赵健;徐友峰 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 201315*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体结构的形成方法，包括：在衬底上形成有芯模层及覆盖所述芯模层的牺牲层，刻蚀所述牺牲层及所述芯模层以形成图形化的牺牲层及图形化的芯模层，采用选择性刻蚀工艺对所述图形化的芯模层的侧壁进行选择性刻蚀，以对所述图形化的芯模层执行细化处理，最后去除所述图形化的牺牲层。在去除芯模顶部的牺牲层后，可形成侧壁垂直于晶圆表面的顶部为直角的芯模形貌，有利于后续侧墙和刻蚀工艺的作业，极大的改善了后续的双重图形刻蚀工艺窗口。 | ||
| 搜索关键词： | 芯模 图形化 牺牲层 半导体结构 选择性刻蚀 刻蚀工艺 去除 形貌 侧壁垂直 晶圆表面 双重图形 细化处理 侧壁 侧墙 衬底 刻蚀 覆盖 | ||
【主权项】：
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上形成有芯模层及覆盖所述芯模层的牺牲层；刻蚀所述牺牲层及所述芯模层以形成图形化的牺牲层及图形化的芯模层；采用选择性刻蚀工艺对所述图形化的芯模层的侧壁进行选择性刻蚀，以对所述图形化的芯模层执行细化处理；去除所述图形化的牺牲层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910313976.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种自对准双层图形的形成方法
- 下一篇：无需助粘剂的瞬态胶带转印方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
