[发明专利]一种功率半导体器件及其制造方法有效
| 申请号： | 201910351121.3 | 申请日： | 2019-04-28 |
| 公开（公告）号： | CN110010692B | 公开（公告）日： | 2020-11-27 |
| 发明（设计）人： | 周锌;王睿迪;李治璇;王正康;乔明;李肇基;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/423;H01L21/336 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 敖欢;葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种具有结势垒区和短横向沟道的功率半导体器件及其制造方法，通过体区和隔离栅，在较低漏极电压时快速耗尽结势垒区，形成耗尽层，阻断栅漏之间的电容耦合，同时利用横向沟道和纵向结势垒区域，降低了栅沟道边界PN结在关态时的电场强度，抑制了穿通的发生，可以实现更小的栅极长度，降低了米勒电容，降低了栅开关带来的动态损耗，优化了器件的开关性能，此外，槽形隔离栅辅助耗尽漂移区，提高漂移区掺杂浓度，实现了较低的导通电阻。 | ||
| 搜索关键词： | 一种 功率 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种功率半导体器件，其特征在于：包括第一导电类型半导体衬底(1)，所述第一导电类型半导体衬底(1)底部与漏电极(2)相连；所述第一导电类型半导体衬底(1)上部有第一导电类型半导体外延层(3)；所述第一导电类型半导体外延层(3)内有介质槽(5)，介质槽(5)内有隔离栅(6)；所述第一导电类型半导体外延层(3)上部具有第二导电类型半导体体区(8)，所述第二导电类型半导体体区(8)内有第二导电类型半导体体接触区(9)和第一导电类型半导体源区(10)；所述第二导电类型半导体体接触区(9)和第一导电类型半导体源区(10)都与源电极(11)相连；所述第二导电类型半导体体区(8)与介质槽(5)之间有结势垒区(4)，所述结势垒区(4)与隔离栅(6)之间为屏蔽栅介质层(7)；所述第二导电类型半导体体区(8)上部有栅介质层(12)；所述栅介质层(12)顶部与多晶硅栅极(13)相连；所述器件顶有钝化层(14)，所述钝化层(14)覆盖多晶硅栅极(13)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910351121.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
