[发明专利]一种基于MOS晶体管的基本运算电路及其扩展电路有效
申请号: | 201910382396.3 | 申请日: | 2019-05-09 |
公开(公告)号: | CN110262771B | 公开(公告)日: | 2021-07-13 |
发明(设计)人: | 洪钦智;王志君;梁利平 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | G06F7/505 | 分类号: | G06F7/505;G06F7/53 |
代理公司: | 北京华沛德权律师事务所 11302 | 代理人: | 房德权 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: |
本发明属于半导体技术领域,公开了一种基于MOS晶体管的基本运算电路,包括:MOS晶体管;所述MOS晶体管的漏极连接电源端VDD,所述MOS晶体管的源极作为电路输出端;MOS晶体管的栅极作为第一输入端,MOS晶体管的衬底作为第二输入端;其中,第一输入端采用二值输入a:VDD/VG |
||
搜索关键词: | 一种 基于 mos 晶体管 基本 运算 电路 及其 扩展 | ||
【主权项】:
1.一种基于MOS晶体管的基本运算电路,其特征在于,包括:MOS晶体管;所述MOS晶体管的漏极连接电源端VDD,所述MOS晶体管的源极作为电路输出端;所述MOS晶体管的栅极作为第一输入端,所述MOS晶体管的衬底作为第二输入端;其中,所述第一输入端采用二值输入a:VDD/VG0;第二输入端采用二值输入b:VX1/VX2;所述VG0的获取方法为:在所述MOS晶体管的衬底加载相对大值电压VX1,在所述MOS晶体管的栅极加载从VDD到VSS的扫描电压,获取所述MOS晶体管的第一导通电流图;在所述MOS晶体管的衬底加载相对小值电压VX2,在所述MOS晶体管的栅极加载从VDD到VSS的扫描电压,获取所述MOS晶体管的第二导通电流图;比较所述第一导通电流图和第二导通电流图,获取导通电流差值最大时的栅极电压,即为VG0。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910382396.3/,转载请声明来源钻瓜专利网。
- 上一篇:一种按位的排序方法
- 下一篇:一种两位、三位的近似加法器和一种近似加法器