[发明专利]半导体设备和调试方法无效
| 申请号： | 201910398237.2 | 申请日： | 2019-05-14 |
| 公开（公告）号： | CN110532164A | 公开（公告）日： | 2019-12-03 |
| 发明（设计）人： | 新井悠太;长谷川恭子;佐佐木宏幸 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G06F11/36 | 分类号： | G06F11/36 |
| 代理公司： | 11256 北京市金杜律师事务所 | 代理人： | 李辉;张昊<国际申请>=<国际公布>=< |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及半导体设备和调试方法，以便更加有效地执行使用锁步方法在装置中调试程序。例如，一种半导体装置包括第一处理器核、第二处理器核、第一调试电路、第二调试电路以及能够输出用于停止由第一处理器核和第二处理器核执行程序的错误信号的错误控制电路。第二调试电路相对于第二处理器核执行与第一处理器核不同的关于调试的设置。即使第一处理器核的第一处理结果和第二处理器核的第二处理结果彼此不一致，当基于关于调试的设置，第一处理器核执行程序且第二处理器核停止执行程序时，错误控制电路使错误信号的输出无效。 | ||
| 搜索关键词： | 第二处理器 第一处理器 调试电路 错误控制电路 调试 错误信号 半导体设备 半导体装置 输出 调试程序 不一致 核停止 有效地 锁步 | ||
【主权项】：
1.一种半导体装置，包括：/n第一处理器核；/n第二处理器核，相对于所述第一处理器核具有冗余配置；/n第一调试电路，用于所述第一处理器核，进行关于调试的第一设置；/n第二调试电路，用于所述第二处理器核，进行关于调试的第二设置，关于调试的所述第二设置不同于关于调试的所述第一设置；/n确定电路，确定所述第一处理器核对程序的第一处理结果与所述第二处理器核对所述程序的第二处理结果是否匹配；以及/n错误控制电路，能够基于所述确定电路的确定结果输出错误信号，用于停止由所述第一处理器核和所述第二处理器核执行所述程序，/n其中如果所述第一处理结果和所述第二处理结果彼此不匹配，并且如果所述第一处理器核基于关于调试的所述第一设置执行所述程序且所述第二处理器核基于关于调试的所述第二设置停止执行所述程序，则所述控制电路禁止输出所述错误信号。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910398237.2/，转载请声明来源钻瓜专利网。
