[发明专利]数据有效位统一配置的流控式FIFO缓存装置及方法

摘要

本发明公开了数据有效位统一配置的流控式FIFO缓存结构及方法，包括第一FIFO和第二FIFO，第一FIFO和第二FIFO共同连接至用于选择全双工模式或半双工模式的全双工模式配置寄存器。本发明能够提高与主机接口的数据传输效率，减少通过软件进行数据整合的开销，并且设计硬件管理的流控模式从而避免FIFO的溢出现象。

主权项

1.数据有效位统一配置的流控式FIFO缓存结构，其特征在于，包括第一FIFO(1)和第二FIFO(2)，第一FIFO(1)和第二FIFO(2)共同连接至用于选择全双工模式或半双工模式的全双工模式配置寄存器；第一FIFO(1)上连接有用于产生数据字节有效位的第一流控配置电路及用于接收第一FIFO(1)填充状态信息的第一流控逻辑电路，第一流控配置电路包括第一FIFO对齐模式配置寄存器、第一突发传输大小配置寄存器和第一串行传输字节计数器，第一FIFO对齐模式配置寄存器和第一突发传输大小配置寄存器的输出端均连接至第一流控逻辑电路，第一串行传输字节计数器和第一流控逻辑电路双向交互；第二FIFO(2)上连接有用于产生数据字节有效位的第二流控配置电路及用于接收第二FIFO(2)填充状态信息的第二流控逻辑电路，第二流控配置电路包括第二FIFO对齐模式配置寄存器、第二突发传输大小配置寄存器和第二串行传输字节计数器，第二FIFO对齐模式配置寄存器和第二突发传输大小配置寄存器的输出端均连接至第二流控逻辑电路，第二串行传输字节计数器和第二流控逻辑电路双向交互；第一流控逻辑电路和第二流控逻辑电路均连接至用于选择DMA或CPU响应数据传输请求的DMA使能配置寄存器，所述数据传输请求包括突发数据传输请求、最后一次突发数据传输请求、单字数据传输请求和最后一次单字数据传输请求。