[发明专利]一种对工艺引起MOS电容栅极漏电不敏感的PLL电路及其实现方法在审

专利信息
申请号: 201910417809.7 申请日: 2019-05-20
公开(公告)号: CN110061739A 公开(公告)日: 2019-07-26
发明(设计)人: 郭斌 申请(专利权)人: 长沙景美集成电路设计有限公司
主分类号: H03L7/093 分类号: H03L7/093
代理公司: 暂无信息 代理人: 暂无信息
地址: 410221 湖南省长*** 国省代码: 湖南;43
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种对工艺引起MOS电容栅极漏电不敏感的PLL电路及其实现方法,旨在为高性能时钟系统提供高精度低抖动的时钟信号。该结构主要包括鉴频鉴相器(PFD)、电流可编程电荷泵、双通路LPF、压控振荡器(VCO)、VC初始化模块、检测模块和反馈分频器(DIV)等;本发明主要适用于时钟芯片、零延迟时钟缓冲芯片等。
搜索关键词: 漏电 不敏感 可编程电荷泵 初始化模块 反馈分频器 高性能时钟 鉴频鉴相器 压控振荡器 缓冲芯片 检测模块 时钟芯片 时钟信号 系统提供 延迟时钟 低抖动 双通路
【主权项】:
1.一种对工艺引起MOS电容栅极漏电不敏感的PLL电路及其实现方法,其特征在于:包括鉴频鉴相器(PFD)、电流可编程电荷泵、双通路滤波器LPF、VC初始化模块、检测模块、压控振荡器(VCO)和反馈分频器(DIV)等模块。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长沙景美集成电路设计有限公司,未经长沙景美集成电路设计有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910417809.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code