[发明专利]一种高电容密度的MIS芯片电容

摘要

本发明提出的是一种高电容密度的MIS芯片电容，包括重掺杂衬底，在重掺杂衬底下方设有背面多层金属，在重掺杂衬底上表面部分区域设有深沟槽阵列，深沟槽阵列上表面和重掺杂衬底上表面部分区域设有绝缘层，绝缘层上表面部分区域设有填充层，绝缘层上方部分区域和填充层上方边缘区域设有钝化层，填充层上方部分区域和钝化层上方部分区域设有缓冲层，缓冲层上方设有正面多层金属。本发明采用深沟槽阵列的结构极大提升电容的有效电极面积，同时保留MIS电容低温度系数的优势，可通过改变深孔槽排布密度准确设计电容密度，其制备工艺简单，与普通半导体薄膜工艺兼容，成本低廉，稳定性和重复性较好，适合批量化生产。

主权项

1.一种高电容密度的MIS芯片电容，其特征是包括重掺杂衬底（1）、背面多层金属（2）、深沟槽阵列（3）、绝缘层（4）、填充层（5）、钝化层（6）、缓冲层（7）、正面多层金属（8）；其中背面多层金属（2）覆盖于重掺杂衬底（1）的下表面，深沟槽阵列（3）设于重掺杂衬底（1）的上表面；绝缘层（4）整体覆盖于重掺杂衬底（1）与深沟槽阵列（3）上表面；填充层（5）设于绝缘层（4）的上表面，其上表面为扁平状，其下表面设有若干凸起，与深沟槽阵列（3）的各个孔槽位置一一对应，并充分填满各个孔槽；钝化层（6）设于绝缘层（4）的上表面，并覆盖填充层（5）与绝缘层（4）的相接处设置，钝化层（6）的中央留有部分裸露的填充层（5）；缓冲层（7）设于被钝化层（6）环绕的部分裸露的填充层（5）的上表面，并覆盖钝化层（6）与填充层（5）的相接处；正面多层金属（8）设于缓冲层（7）的上表面。