[发明专利]高速正交时钟产生装置及方法有效
| 申请号： | 201910441189.0 | 申请日： | 2019-05-24 |
| 公开（公告）号： | CN110535454B | 公开（公告）日： | 2023-05-02 |
| 发明（设计）人： | 林嘉亮 | 申请（专利权）人： | 瑞昱半导体股份有限公司 |
| 主分类号： | H03K5/15 | 分类号： | H03K5/15;H04B1/40 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 黄艳 |
| 地址： | 中国台*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种正交时钟产生装置及方法，所述正交时钟产生装置配置以接收两相输入时钟并输出四相输出时钟，包含：第一及第二数据锁存器，配置为具有根据通过四相准位移置时钟的连接的负反馈的环状拓扑，第一数据锁存器配置以接收准位移置时钟的第四及第二相位，并根据输入时钟的第一相位输出输出时钟的第一及第三相位以及准位移置时钟的第一及第三相位，第二数据锁存器配置以接收准位移置时钟的第一及第三相位，并根据输入时钟的第二相位输出输出时钟的第二及第四相位以及准位移置时钟的第二及第四相位。 | ||
| 搜索关键词： | 高速 正交 时钟 产生 装置 方法 | ||
【主权项】：
1.一种正交时钟产生装置，配置以接收一两相输入时钟并输出一四相输出时钟，该正交时钟产生装置包含：/n一第一数据锁存器以及一第二数据锁存器，配置为具有根据通过一四相准位移置时钟的连接的一负反馈的一环状拓扑，该第一数据锁存器配置以接收该准位移置时钟的一第四相位以及一第二相位，并根据该输入时钟的一第一相位输出该输出时钟的一第一相位以及一第三相位以及该准位移置时钟的一第一相位以及一第三相位，该第二数据锁存器配置以接收该准位移置时钟的该第一相位以及该第三相位，并根据该输入时钟的一第二相位输出该输出时钟的一第二相位以及一第四相位以及该准位移置时钟的该第二相位以及该第四相位。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司，未经瑞昱半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910441189.0/，转载请声明来源钻瓜专利网。
- 上一篇：占空比补偿装置
- 下一篇：一种半导体组件及直流断路器
