[发明专利]形成三维存储器的方法以及三维存储器在审
| 申请号： | 201910445232.0 | 申请日： | 2019-05-27 |
| 公开（公告）号： | CN110164818A | 公开（公告）日： | 2019-08-23 |
| 发明（设计）人： | 姚兰;薛磊;郑晓芬;薛家倩;刘庆波;耿万波;杨永刚 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 骆希聪 |
| 地址： | 430205 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种形成三维存储器的方法以及三维存储器。该方法包括以下步骤：提供半导体结构，所述半导体结构具有衬底、位于所述衬底上的堆叠的第一堆栈以及穿过所述第一堆栈的多个第一沟道孔；在所述第一堆栈上形成第二堆栈；形成穿过所述第二堆栈的多个第二沟道孔，每一第二沟道孔的底部与一个第一沟道孔的顶部连通；以及刻蚀所述多个第二沟道孔的底部侧壁和至少部分所述第一沟道孔的顶部侧壁，以扩大所述多个第二沟道孔在所述底部的孔径和至少部分所述第一沟道孔在所述顶部的孔径。 | ||
| 搜索关键词： | 沟道 堆栈 三维存储器 半导体结构 衬底 穿过 底部侧壁 顶部侧壁 堆叠 刻蚀 连通 | ||
【主权项】：
1.一种形成三维存储器的方法，包括以下步骤：提供半导体结构，所述半导体结构具有衬底、位于所述衬底上的堆叠的第一堆栈以及穿过所述第一堆栈的多个第一沟道孔；在所述第一堆栈上形成第二堆栈；形成穿过所述第二堆栈的多个第二沟道孔，每一第二沟道孔的底部与一个第一沟道孔的顶部连通；以及刻蚀所述多个第二沟道孔的底部侧壁和至少部分所述第一沟道孔的顶部侧壁，以扩大所述多个第二沟道孔在所述底部的孔径和至少部分所述第一沟道孔在所述顶部的孔径。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910445232.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
