[发明专利]单独地读出可访问的配对存储器单元

摘要

本发明的各个实施例涉及单独地读出可访问的配对存储器单元。本发明涉及一种在半导体衬底上的非易失性存储器(MA2)，其包括：第一存储器单元，其包括浮置栅极晶体管(TRi,j)和具有嵌入式竖直控制栅极(CSG)的选择晶体管(ST)；第二存储器单元(Ci,j+1)，其包括浮置栅极晶体管(TRi,j+1)和具有与第一存储器单元的选择晶体管相同的控制栅极(CSG)的选择晶体管(ST)，第一位线(RBLj)，耦合至第一存储器单元的浮置栅极晶体管(TRi,j)，以及第二位线(RBLj+1)，耦合至第二存储器单元(Ci,j+1)的浮置栅极晶体管(TRi,j+1)。

主权项

1.一种在半导体芯片上的集成电路，包括非易失性存储器，所述非易失性存储器包括：第一存储器单元，包括具有第一浮置栅极的第一浮置栅极晶体管、电耦合至所述第一存储器单元的所述第一浮置栅极晶体管的选择晶体管、以及具有第二浮置栅极的第二浮置栅极晶体管，所述第二浮置栅极电耦合至所述第一浮置栅极，所述第一存储器单元的所述选择晶体管具有嵌入在衬底中的竖直控制栅极、以及沿着所述竖直控制栅极的第一面延伸的竖直沟道区域；第二存储器单元，包括彼此电耦合的第一浮置栅极晶体管、选择晶体管，所述第二存储器单元的所述选择晶体管共享所述第一存储器单元的所述选择晶体管的所述竖直控制栅极，并且具有沿着所述竖直控制栅极的第二面延伸的竖直沟道区域，所述第二面在所述竖直控制栅极相对于所述第一面的相对侧上；第一位线，电耦合至所述第一存储器单元的所述第一浮置栅极晶体管；第二位线，电耦合至所述第二存储器单元的所述第一浮置栅极晶体管；第一控制栅极线，电耦合至所述第一存储器单元的所述第一浮置栅极晶体管的控制栅极；以及第二控制栅极线，电耦合至所述第二存储器单元的所述第一浮置栅极晶体管的控制栅极。